| 講演名 | 2010-11-29 仮想マルチプロセッサモデルに基づく高速SoCプロトタイピング手法(高位設計1,デザインガイア2010-VLSI設計の新しい大地-) 吉田 浩章, 藤田 昌宏, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | SoCでは高性能・高電力効率を両立するため,複数のプロセッサに加えて多数の特定用途アクセラレータを搭載するヘテロジニアス構成となっている.このような多数のアクセラレータを持つSoCの設計手法として,本稿では仮想マルチプロセッサモデルに基づく高速SoCプロトタイピング手法を提案する.最初からシステム構成を決定するのではなく,十分に柔軟性のあるモデルから始め,性能・電力効率見積もりによって無駄な部分を特定し,その部分の専用化を段階的に進めていく事で高性能と高電力効率を両立可能なハードウェアを設計可能である.また,我々が開発を進めているSoC設計環境Cyneumについても説明する. |
| 抄録(英) | To meet both high performance and high energy efficiency, System-on-Chip (SoC) has a heterogenous architecture including many application-specific accelerators. As a design methodology for such heterogeneous SoCs, we propose a rapid SoC prototyping method based on virtual multi-processor model. Starting from a flexible, homogenous multi-processor model, the proposed method iteratively improves the energy efficiency by identifying inefficient portions of the design and replacing them with specialized hardware. Also, we present a SoC design environment Cyneum which we have been developing recently. |
| キーワード(和) | システムオンチップ(SoC) / 仮想マルチプロセッサモデル / 高位合成 / 高電力効率 |
| キーワード(英) | System-on-Chip (Soc) / virtual multi-processor model / high-level synthesis / high energy effeciency |
| 資料番号 | VLD2010-58,DC2010-25 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2010/11/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 仮想マルチプロセッサモデルに基づく高速SoCプロトタイピング手法(高位設計1,デザインガイア2010-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | Rapid SoC Prototyping Based on Virtual Multi-Processor Model |
| サブタイトル（和） | |
| キーワード(1)（和/英） | システムオンチップ(SoC) / System-on-Chip (Soc) |
| キーワード(2)（和/英） | 仮想マルチプロセッサモデル / virtual multi-processor model |
| キーワード(3)（和/英） | 高位合成 / high-level synthesis |
| キーワード(4)（和/英） | 高電力効率 / high energy effeciency |
| 第 1 著者 氏名（和/英） | 吉田 浩章 / Hiroaki YOSHIDA |
| 第 1 著者 所属（和/英） | 東京大学大規模システム設計教育研究センター(VDEC):科学技術振興機構戦略的創造研究推進事業CRET VLSI Design and Education Center(VDEC), University of Tokyo:CREST, Japan Science and Technology Agency |
| 第 2 著者 氏名（和/英） | 藤田 昌宏 / Masahiro FUJITA |
| 第 2 著者 所属（和/英） | 東京大学大規模システム設計教育研究センター(VDEC):科学技術振興機構戦略的創造研究推進事業CRET VLSI Design and Education Center(VDEC), University of Tokyo:CREST, Japan Science and Technology Agency |
| 発表年月日 | 2010-11-29 |
| 資料番号 | VLD2010-58,DC2010-25 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 317 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |