講演名 2010-09-17
ScalableCoreシステム2.0の実装と評価(リコンフィギャラブル応用2)
坂口 嘉一, 高前田 伸也, 吉瀬 謙二,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 多数のFPGAを用いたメニーコアプロセッサのプロトタイピングシステム構築手法ScalableCoreを提案している.本稿では,新しいFPGAプラットフォームのScalableCoreシステム2.0について述べる.本システムでは従来のScalableCoreシステムVersion 1と比較して,高速なFPGA間の通信が可能であることを確認した.また,測定した通信速度を元にタイミングモデルの考察を行った.そのタイミングモデルに従って,速度の見積もりを行ったところ,64ノードのシミュレーション時で,ソフトウェアによるシミュレータSimMcと比較して約64倍高速なシミュレーションが可能であることがわかった.
抄録(英) ScalableCore is a concept of prototyping system development by using a lot of FPGAs for Many-core architecture researches. In this paper, we present a new FPGA platform named ScalableCore system 2.0. This system realizes higher speed FPGA-FPGA communications than previous platform, ScalableCore System Version 1. We discussed the timing model of the system from basis of the observed communications speed. According to the timing model, we also estimate the simulation speed. To simulate a processor of 64 nodes, ScalableCore 2.0 is about 64 times faster than the software simulator; SimMc.
キーワード(和) FPGA / メニーコアプロセッサ / 評価環境 / プロトタイピング
キーワード(英) FPGA / Many-core processor / evaluation environment / prototyping
資料番号 RECONF2010-38
発行日

研究会情報
研究会 RECONF
開催期間 2010/9/9(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Reconfigurable Systems (RECONF)
本文の言語 JPN
タイトル(和) ScalableCoreシステム2.0の実装と評価(リコンフィギャラブル応用2)
サブタイトル(和)
タイトル(英) Implementaton and evaluation of ScalableCore system 2.0
サブタイトル(和)
キーワード(1)(和/英) FPGA / FPGA
キーワード(2)(和/英) メニーコアプロセッサ / Many-core processor
キーワード(3)(和/英) 評価環境 / evaluation environment
キーワード(4)(和/英) プロトタイピング / prototyping
第 1 著者 氏名(和/英) 坂口 嘉一 / Yoshito SAKAGUCHI
第 1 著者 所属(和/英) 東京工業大学
Tokyo Institute of Technology
第 2 著者 氏名(和/英) 高前田 伸也 / Shinya TAKAMAEDA
第 2 著者 所属(和/英) 東京工業大学
Tokyo Institute of Technology
第 3 著者 氏名(和/英) 吉瀬 謙二 / Kenji KISE
第 3 著者 所属(和/英) 東京工業大学
Tokyo Institute of Technology
発表年月日 2010-09-17
資料番号 RECONF2010-38
巻番号(vol) vol.110
号番号(no) 204
ページ範囲 pp.-
ページ数 6
発行日