講演名	2010-09-17 An Error Detect and Correct Circuit Based Fault-tolerant Reconfigurable Logic Device ,
PDFダウンロードページ	PDFダウンロードページへ
抄録(和)
抄録(英)	As the size of integrated circuit has reached the nanoscale, embedded memories are more sensitive to single event upset (SEU), because of their low threshold voltage. In particular field-programmable gate arrays (FPGAs), which contain large amounts of configuration memories to implement customer circuits, are more likely to suffer from soft errors caused by SEU. In this research, we first develop a Hamming code based error detect and correct (EDC) circuit that can prevent the configuration memory of a reconfigurable device from SEU. We then employ a novel reconfigurable logic element, namely COGRE, which will use much less configuration memory than the conventional FPGA 4-, 5- or 6-LUTs (lookup tables). Evaluation revealed that compared to the 6-LUT FPGAs with triple modular redundancy (TMR) configuration memory blocks, the 5- and 6-input proposed architecture save about 75.44 and 74.29% memories on average, respectively. And the dependability of proposed architecture is about 10 times better than the LUT with TMR architecture on average.
キーワード(和)
キーワード(英)	Fault tolerant / Hamming code / FPGA
資料番号	RECONF2010-32
発行日

研究会情報
研究会	RECONF
開催期間	2010/9/9(から1日開催)
開催地（和）
開催地（英）
テーマ（和）
テーマ（英）
委員長氏名（和）
委員長氏名（英）
副委員長氏名（和）
副委員長氏名（英）
幹事氏名（和）
幹事氏名（英）
幹事補佐氏名（和）
幹事補佐氏名（英）

講演論文情報詳細
申込み研究会	Reconfigurable Systems (RECONF)
本文の言語	ENG
タイトル（和）
サブタイトル（和）
タイトル（英）	An Error Detect and Correct Circuit Based Fault-tolerant Reconfigurable Logic Device
サブタイトル（和）
キーワード(1)（和/英）	/ Fault tolerant
第 1 著者 氏名（和/英）	/ Qian ZHAO
第 1 著者 所属（和/英）	Graduate School of Science and Technology, Kumamoto University
発表年月日	2010-09-17
資料番号	RECONF2010-32
巻番号（vol）	vol.110
号番号（no）	204
ページ範囲	pp.-
ページ数	6
発行日