| 講演名 | 2010-09-17 COGRE : 面積削減を目的とした少構成メモリ論理セルアーキテクチャ(デバイスアーキテクチャ) 岡本 康裕, 一ノ宮 佳裕, 尼崎 太樹, 飯田 全広, 末吉 敏則, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 現在,多くのFPGA(Field Programmable Gate Array)では論理セルとしてLUT(Look-Up Table)が用いられている.LUTは,入力数に応じて任意の論理を実装することが可能であるが,回路実装時に全ての論理が均等に使用されるわけではなく,出現論理には偏りが存在している.本稿では,出現頻度の高い論理のみを実装可能にすることにより回路リソースの削減を目指したCOGREアーキテクチャを提案し,既存のLUTとの比較を行った.その結果,6入力COGREにおいて,6入力LUTと比較して46.3%の論理面積削減を実現した.同様に,5入力COGREは5入力LUTと比較して32.6%,4入力LUTと比較して10.0%の論理面積を削減することができた.さらに,総使用コンフィギュレーションメモリ数に関しても,6入力LUTと比較して6入力COGREは32.1%の削減を実現した. |
| 抄録(英) | In order to implement logic functions, conventional field programmable gate arrays (FPGAs) adopt look-up tables (LUTs) as programmable logic cells. N-input LUTs can implement any N-input logic functions. However, there is no need to use all logic functions in a circuit implementation. Therefore, we can cut down the area and configuration memory bits of logic cells by decreasing the functionality. In this paper, we propose a novel small-memory logic cell, c0GRE, to minimize the FPGA area. The experimental results show that the logic area in 6-COGRE is 46.3% smaller than that in 6-LUT. The logic area of 5-COGRE is 32.6% smaller than that of 5-LUT and 10.0% smaller than that of 4-LUT. Further, the total number of configuration memory bits in 6-COGRE is 32.1% smaller than the number of configuration memory bits in 6-LUT. |
| キーワード(和) | リコンフィギャラブルロジックデバイス / 論理セル / NPN同値類 |
| キーワード(英) | reconfigurable logic device / logic cell / NPN equivalence class |
| 資料番号 | RECONF2010-31 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2010/9/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | COGRE : 面積削減を目的とした少構成メモリ論理セルアーキテクチャ(デバイスアーキテクチャ) |
| サブタイトル（和） | |
| タイトル（英） | COGRE : A Novel Compact Logic Cell Architecture for Area Reduction |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リコンフィギャラブルロジックデバイス / reconfigurable logic device |
| キーワード(2)（和/英） | 論理セル / logic cell |
| キーワード(3)（和/英） | NPN同値類 / NPN equivalence class |
| 第 1 著者 氏名（和/英） | 岡本 康裕 / Yasuhiro OKAMOTO |
| 第 1 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 一ノ宮 佳裕 / Yoshihiro ICHINOMIYA |
| 第 2 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 3 著者 氏名（和/英） | 尼崎 太樹 / Motoki AMAGASAKI |
| 第 3 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 4 著者 氏名（和/英） | 飯田 全広 / Masahiro IIDA |
| 第 4 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 5 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 5 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 発表年月日 | 2010-09-17 |
| 資料番号 | RECONF2010-31 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 204 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |