| 講演名 | 2010-09-16 RSA暗号を高速化する再構成型プロセッサの検討(カスタムプロセッシング) 玉置 貴俊, 谷川 一哉, 弘中 哲夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | RSA暗号の暗号化・復号化の処理には大量のべき乗計算と1024bit以上という多倍長の剰余計算が必要である.そのため,多倍長演算をハードウェア化により高速化する手法が提案されているが,その場合は大きいビット幅の演算器を使用する代わりに,小さいビット幅の演算器を多数組み合わせて行うのが一般的である.しかし,そのような方法で多倍長演算の乗算を行った場合には加算器で発生したキャリー同士を加算する必要があり,その計算が大きな遅延となる.そこで,本稿ではキャリーを効率的に計算する演算器を用いた再構成型プロセッサの検討を行った.その再構成型プロセッサにRSA暗号を実装した結果,検討前の再構成型プロセッサと比べ使用する演算器数は1/328,実行時間は1/22に短縮された. |
| 抄録(英) | Encrypting and decrypting RSA require many exponentiation calculations, and modulo calculation with bit-with wider than lO24bit. To accelerate such calculations, many researchers have developed hardware accelerators. These hardware accelerators deal with large bit width by using many operation units with smaller bit width. However, the calculation method requires many additions to sum up carry outputs caused by summation, which increase execution time of RSA cryptography. This paper shows a novel reconfigurable processor which has an acceleration mechanism for such carry calculations. We evaluated the performance and usage of hardware resources. Compared with the reconfigurable processor without the proposed carry acceleration, as the result the number of computing units used was decreased to 1/318, and the execution time was decreased to 1/22. |
| キーワード(和) | RSA暗号 / 再構成型プロセッサ / 多倍長演算 |
| キーワード(英) | RSA cryptographic / reconfigurable processor / long bit-width operation |
| 資料番号 | RECONF2010-22 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2010/9/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | RSA暗号を高速化する再構成型プロセッサの検討(カスタムプロセッシング) |
| サブタイトル（和） | |
| タイトル（英） | A Consideration of Reconfigurable Processor for accelerating RSA Cryptography |
| サブタイトル（和） | |
| キーワード(1)（和/英） | RSA暗号 / RSA cryptographic |
| キーワード(2)（和/英） | 再構成型プロセッサ / reconfigurable processor |
| キーワード(3)（和/英） | 多倍長演算 / long bit-width operation |
| 第 1 著者 氏名（和/英） | 玉置 貴俊 / Takatoshi TAMAOKI |
| 第 1 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Sciences, Hiroshima City University |
| 第 2 著者 氏名（和/英） | 谷川 一哉 / Kazuya TANIGAWA |
| 第 2 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Sciences, Hiroshima City University |
| 第 3 著者 氏名（和/英） | 弘中 哲夫 / Tetsuo HIRONAKA |
| 第 3 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Sciences, Hiroshima City University |
| 発表年月日 | 2010-09-16 |
| 資料番号 | RECONF2010-22 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 204 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |