| 講演名 | 2010-07-01 AES復号処理のビットスライス実装の高速化(セキュリティ関係,一般) 佐野 文彦, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | Kasperらが提案したビットスライス実装によるAESの暗号化処理に対して,最適化された復号処理を実装した.AES復号処理のInvMixColumnsの最適化実装手法とIntel Core2プロセッサでの計測結果を紹介する.InvMixColumnsを仕様通りに実装した場合,復号処理は暗号化処理と比較して処理時間が約30%増加するが,我々の実装したプログラムでは処理時間の増加を約10%に抑えられ,そのまま実装した場合と比較して18%高速である. |
| 抄録(英) | We implemented a decryption process of AES with new bitslice technique by Kasper et al. for encryption. In conventional implementation, decryption process will take about 30% additional cycles than encryption. We present a new optimization techniq for InvMixColumns that is a part of AES decryption and implemented on Intel Core2 processor. As a result of our study we show that optimization for decryption with bitslice takes increase of about 10% over encryption. It is about 18% faster than ordinary decryption. |
| キーワード(和) | 共通鍵暗号 / ソフトウェア実装 / 高速化 / ビットスライス / AES |
| キーワード(英) | Fast software implementaion / Bitslice / AES |
| 資料番号 | ISEC2010-15,SITE2010-11,ICSS2010-21 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SITE |
|---|---|
| 開催期間 | 2010/6/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Social Implications of Technology and Information Ethics (SITE) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | AES復号処理のビットスライス実装の高速化(セキュリティ関係,一般) |
| サブタイトル（和） | |
| タイトル（英） | An Optimization of AES Decryption Using the Bitslice Technique |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 共通鍵暗号 / Fast software implementaion |
| キーワード(2)（和/英） | ソフトウェア実装 / Bitslice |
| キーワード(3)（和/英） | 高速化 / AES |
| キーワード(4)（和/英） | ビットスライス |
| キーワード(5)（和/英） | AES |
| 第 1 著者 氏名（和/英） | 佐野 文彦 / Fumihiko SANO |
| 第 1 著者 所属（和/英） | 東芝ソリューション株式会社IT技術研究所 Advanced IT Laboratory, Toshiba Solutions Corporation |
| 発表年月日 | 2010-07-01 |
| 資料番号 | ISEC2010-15,SITE2010-11,ICSS2010-21 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 114 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |