| 講演名 | 2010-07-23 タイムインターリーブADCのオンチップバックグランド補正(アナログ,アナデジ混載,RF及びセンサインタフェース回路) 大島 俊, 高橋 友美, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 超高速かつ高分解能のタイムインターリーブADCは、次世代のアプリケーションに対するキーデバイスになる。本発表では、タイムインターリーブADCを構成する単位A/D変換部間の利得ミスマッチ、オフセットミスマッチ、サンプリングタイミングミスマッチを、オンチップに実装可能なアルゴリズムでバックグランド補正する方式を報告する。 |
| 抄録(英) | An extremely-high-speed high-resolution time-interleaved ADC is a key enabler of the next-generation applications. The gain, offset and sampling-timing mismatches among unit ADCs of a time-interleaved ADC are compensated by the proposed background calibration, which is simple enough to be implemented on a single chip. |
| キーワード(和) | タイムインターリーブADC / デジタル補正 / ミスマッチ / LMSアルゴリズム / スキュー |
| キーワード(英) | time-interleaved ADC / digital calibration / mismatch / LMS algorithm / skew |
| 資料番号 | ICD2010-34 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2010/7/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | タイムインターリーブADCのオンチップバックグランド補正(アナログ,アナデジ混載,RF及びセンサインタフェース回路) |
| サブタイトル（和） | |
| タイトル（英） | On-chip background calibration of time-interleaved ADC |
| サブタイトル（和） | |
| キーワード(1)（和/英） | タイムインターリーブADC / time-interleaved ADC |
| キーワード(2)（和/英） | デジタル補正 / digital calibration |
| キーワード(3)（和/英） | ミスマッチ / mismatch |
| キーワード(4)（和/英） | LMSアルゴリズム / LMS algorithm |
| キーワード(5)（和/英） | スキュー / skew |
| 第 1 著者 氏名（和/英） | 大島 俊 / Takashi Oshima |
| 第 1 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, HITACHI Ltd. |
| 第 2 著者 氏名（和/英） | 高橋 友美 / Tomomi Takahashi |
| 第 2 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, HITACHI Ltd. |
| 発表年月日 | 2010-07-23 |
| 資料番号 | ICD2010-34 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 140 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |