| 講演名 | 2010/7/28 2パス限定投機システムにおける投機的メモリアクセスの検討(2010年並列/分散/協調処理に関する『金沢』サマー・ワークショップSWoPP2010) 十鳥 弘泰, 福田 明宏, 津田 翼, 大津 金光, 横田 隆史, 馬場 敬信, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 我々は,ループ中の実行頻度上位2位までの経路(パス)に着目し,それらを投機的に並列実行することでプログラムを高速化する2パス限定投機方式,および,同方式を実現するマルチコアプロセッサとして2パス限定投機システムPALSを提案している.本稿では,PALSのハードウェアコストの中で大きな割合を占めるメモリアクセス機構について,Memory Buffer (MB)に必要なエントリ数の検討を行う.また,投機的メモリアクセスによるメモリの依存関係が存在するループに対して,高速化を達成するためのコード最適化手法についての検討を行う.SPEC CPU2000およびMediaBenchの調査結果から,MBには24エントリが必要最小限となることを示す.ループ中のメモリ依存違反を引き起こすロード命令をループ外に移動することで,最大約2.5倍の速度向上を達成できることを示す. |
| 抄録(英) | We have proposed two-path limited speculation method and a multi-core processor architecture PALS which based on the method. In this method, two paths of the highest execution frequency are speculatively executed for speed-up of program's loop. In this paper, we investigate the minimum entry required for Memory Buffer (MB) that structures memory access mechanism in the PALS architecture. Since the mechanism requires large hardware cost in the PALS architecture. And we also consider code optimization technique for the loops that include inter-memory dependence. We show that MB requires 24 entries by evaluating the number of store instructions in the loops of SPEC CPU2000 and MediaBench programs. We achieved about 250% speed-up by moving load instructions which are cause of inter-memory dependence to outside of loops. |
| キーワード(和) | マルチコアプロセッサ / 投機的マルチスレッド実行 / 投機的メモリアクセス / 2パス限定投機方式 |
| キーワード(英) | multi-core processor / speculative multithreading / speculative memory access / two-path limited speculation method |
| 資料番号 | CPSY2010-18 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2010/7/28(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 2パス限定投機システムにおける投機的メモリアクセスの検討(2010年並列/分散/協調処理に関する『金沢』サマー・ワークショップSWoPP2010) |
| サブタイトル（和） | |
| タイトル（英） | A Consideration on Speculative Memory Access in Two-Path Limited Speculation System |
| サブタイトル（和） | |
| キーワード(1)（和/英） | マルチコアプロセッサ / multi-core processor |
| キーワード(2)（和/英） | 投機的マルチスレッド実行 / speculative multithreading |
| キーワード(3)（和/英） | 投機的メモリアクセス / speculative memory access |
| キーワード(4)（和/英） | 2パス限定投機方式 / two-path limited speculation method |
| 第 1 著者 氏名（和/英） | 十鳥 弘泰 / Hiroyoshi JUTORI |
| 第 1 著者 所属（和/英） | 宇都宮大学大学院工学研究科情報システム科学専攻 Information Systems Science, Graduate School of Engineering, Utsunomiya University |
| 第 2 著者 氏名（和/英） | 福田 明宏 / Akihiro FUKUDA |
| 第 2 著者 所属（和/英） | 宇都宮大学大学院工学研究科情報システム科学専攻 Information Systems Science, Graduate School of Engineering, Utsunomiya University |
| 第 3 著者 氏名（和/英） | 津田 翼 / Tsubasa TSUDA |
| 第 3 著者 所属（和/英） | 宇都宮大学大学院工学研究科情報システム科学専攻 Information Systems Science, Graduate School of Engineering, Utsunomiya University |
| 第 4 著者 氏名（和/英） | 大津 金光 / Kanemitsu OOTSU |
| 第 4 著者 所属（和/英） | 宇都宮大学大学院工学研究科情報システム科学専攻 Information Systems Science, Graduate School of Engineering, Utsunomiya University |
| 第 5 著者 氏名（和/英） | 横田 隆史 / Takashi YOKOTA |
| 第 5 著者 所属（和/英） | 宇都宮大学大学院工学研究科情報システム科学専攻 Information Systems Science, Graduate School of Engineering, Utsunomiya University |
| 第 6 著者 氏名（和/英） | 馬場 敬信 / Takanobu BABA |
| 第 6 著者 所属（和/英） | 宇都宮大学大学院工学研究科情報システム科学専攻 Information Systems Science, Graduate School of Engineering, Utsunomiya University |
| 発表年月日 | 2010/7/28 |
| 資料番号 | CPSY2010-18 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 167 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |