| 講演名 | 2010-07-22 10kA/cm^2Nb Processを用いたSFQ浮動小数点乗算器の50GHzでの動作評価(信号処理基盤技術及びその応用,一般) 島村 泰浩, 貝沼 世樹, 宮岡 史滋, 山梨 裕希, 吉川 信行, 藤巻 朗, 高木 一義, 高木 直史, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | SFQ回路はSFQパルスと呼ばれるピコ秒幅のインパルス状の微小電圧パルスを信号として回路中を伝搬させるため、数十GHzの高速動作や半導体に比べて消費電力が2,3桁低いといった特微をもっている。現在我々はSFQ回路の特徴を生かした新しいプロセッサ・アーキテクチャとして再構成可能な大規模データパス(Large Scale Reconfigurable Data Path:LSRDP)を開発している。LSRDPは多数の浮動小数点演算器(FPU)とFPUを結ぶ再構成可能なネットワークで構成されており、演算器の出力が別の演算器に直接入力される。そのため、メモリアクセス回数を減少させることができ、システム性能を制限するメモリバンド幅の制約を低減できる。これまでにFPUの一つである半精度浮動小数点乗算器(FPM)がISTEC 2.5kA/cm^2Nbスタンダードプロセスで設計され、最高動作周波数31GHzでの動作が確認されている。本報告では新たに開発されたISTEC 10kA/cm^2Nbアドバンスドプロセス(ADP)を用いたFPMの設計と高速での動作評価結果について述べる。 |
| 抄録(英) | We have been developing a large-scale reconfigurable data-path (LSRDP) using single-flux-quantum (SFQ) circuit to realize high-end computer systems. The LSRDP is composed of a large number of floating-point units (FPUs) and reconfigurable routing network switches. Because the data are directly transferred between FPUs without memory accesses in the LSRDP, the memory access rate can be ameliorated. A floating-point multiplier (FPM) is one of the main circuit components of the LSRDP. In the previous study, the half-precision FPM was designed using the ISTEC 2.5 kA/cm^2Nb standard process and its complete operation was demonstrated at 31 GHz. Recently, to make further large SFQ circuits with enhanced performance, the ISTEC 10 kA/cm^2Nb advanced process (ADP 2.1) has been developed. in this study, we have designed and implemented the 4-bit bit-serial FPM using the ADP 2.1 process. Their high-speed operations were examined by on-chip high-speed tests. |
| キーワード(和) | SFQ回路 / Nbプロセス / 浮動小数点演算器 / 浮動小数点乗算器 / 再構成可能なデータパス |
| キーワード(英) | SFQ circuit / Nb process / Floating-point multiplier / Reconfigurable data-path |
| 資料番号 | SCE2010-22 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SCE |
|---|---|
| 開催期間 | 2010/7/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Superconductive Electronics (SCE) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 10kA/cm^2Nb Processを用いたSFQ浮動小数点乗算器の50GHzでの動作評価(信号処理基盤技術及びその応用,一般) |
| サブタイトル（和） | |
| タイトル（英） | 50 GHz Tests of SFQ Floating-Point Multipliers Using 10 kA/cm^2 Nb Advanced Process |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SFQ回路 / SFQ circuit |
| キーワード(2)（和/英） | Nbプロセス / Nb process |
| キーワード(3)（和/英） | 浮動小数点演算器 / Floating-point multiplier |
| キーワード(4)（和/英） | 浮動小数点乗算器 / Reconfigurable data-path |
| キーワード(5)（和/英） | 再構成可能なデータパス |
| 第 1 著者 氏名（和/英） | 島村 泰浩 / Yasuhiro Shimamura |
| 第 1 著者 所属（和/英） | 横浜国立大学大学院工学府 Department of Electrical and Computer Engineering, Yokohama National University |
| 第 2 著者 氏名（和/英） | 貝沼 世樹 / Toshiki Kainuma |
| 第 2 著者 所属（和/英） | 横浜国立大学大学院工学府 Department of Electrical and Computer Engineering, Yokohama National University |
| 第 3 著者 氏名（和/英） | 宮岡 史滋 / Fumishige Miyaoka |
| 第 3 著者 所属（和/英） | 横浜国立大学大学院工学府 Department of Electrical and Computer Engineering, Yokohama National University |
| 第 4 著者 氏名（和/英） | 山梨 裕希 / Yuki Yamanashi |
| 第 4 著者 所属（和/英） | 横浜国立大学大学院工学府 Department of Electrical and Computer Engineering, Yokohama National University |
| 第 5 著者 氏名（和/英） | 吉川 信行 / Nobuyuki Yoshikawa |
| 第 5 著者 所属（和/英） | 横浜国立大学大学院工学府 Department of Electrical and Computer Engineering, Yokohama National University |
| 第 6 著者 氏名（和/英） | 藤巻 朗 / Akira Fujimaki |
| 第 6 著者 所属（和/英） | 名古屋大学大学院工学研究科 Department of Quantum Engineering, Nagoya University |
| 第 7 著者 氏名（和/英） | 高木 一義 / Kazuyoshi Takagi |
| 第 7 著者 所属（和/英） | 名古屋大学大学院情報科学研究科 Department of Information Engineering, Nagoya University |
| 第 8 著者 氏名（和/英） | 高木 直史 / Naofumi Takagi |
| 第 8 著者 所属（和/英） | 京都大学大学院情報学研究科 Department of Communications and Computer Engineering, Kyoko University |
| 発表年月日 | 2010-07-22 |
| 資料番号 | SCE2010-22 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 139 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |