| 講演名 | 2010-07-22 超電導フラッシュ型ADCにおける半同期型エラー補正回路の設計(信号処理基盤技術及びその応用,一般) 石原 和政, 鈴木 秀雄, 宮原 一紀, 日高 睦夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 現在、我々は次世代光通信技術の受信機やリアルタイムオシロスコープへの応用を目指して超電導フラッシュ型ADC(Analog-to-Digital Converter)の開発を行っている。この回路は超電導回路の高速性と量子効果を利用することで、半導体回路より高速なADCが実現可能と考えられる。フラッシュ型ADCの回路構成はコンパレータ回路と後段のディジタルエラー補正回路(Selector、D-FF等からなる回路)で構成される。各回路に関してはすでに動作確認がされているが、以前のエラー補正回路ではSelectorへの入力と制御信号のタイミングをJTLによる遅延時間で調整をしていたため、バイアス電流変動に弱い構造になっていた。本研究ではこの問題の対処と更なるエラー補正回路の高性能化をするため、クロック(clk)信号に同期させた半同期型エラー補正回路を設計した。設計したエラー補正回路は、NOT-CLK型とCLK型の2種類である。両者を測定した結果、NOT-CLK型は20G～40GHz、CLK型は20G～30GHzでの正常動作を確認した。 |
| 抄録(英) | We have been developing superconducting flash type ADC(Analog-to-Digital Converter) aiming for the application to a digitizer and a real-time oscilloscope for the next generation optical communication technology and so on. High speed operation and the quantum effect of the superconductor circuit are suitable for ADC, enabling ADC to operate at high speed with small circuit level than that of semiconductor circuit. The ADC circuit consists of a comparator circuit and a digital error correction circuit composed of selectors, D-FF etc. The function of each circuit at low speed has been confirmed, but we need several improvements for high-speed operation. The error correction circuit designed previously a weak structure to the change of the bias current because the delay time between an input signal and a control signal to the selector was adjusted in JTLs. The present study deals with this problem and improves the error correction circuit. We designed semi-synchronous error correction circuit in which input signals are synchronized with the CLK signal. We designed the error correction circuits of the NOT-CLK type and the CLK type as the selector. The error correction circuits with NOT-CLK type one and the CLK type one have been confirmed at high-speed operations of 20G～40GHz and 20G～30GHz by using on-chip test method, respectively. |
| キーワード(和) | SFQ回路 / 超電導フラッシュ型ADC |
| キーワード(英) | SFQ circuit / Superconducting flash type ADC |
| 資料番号 | SCE2010-14 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SCE |
|---|---|
| 開催期間 | 2010/7/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Superconductive Electronics (SCE) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 超電導フラッシュ型ADCにおける半同期型エラー補正回路の設計(信号処理基盤技術及びその応用,一般) |
| サブタイトル（和） | |
| タイトル（英） | Design of semi-synchronous error correction circuit for superconducting flash type ADC |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SFQ回路 / SFQ circuit |
| キーワード(2)（和/英） | 超電導フラッシュ型ADC / Superconducting flash type ADC |
| 第 1 著者 氏名（和/英） | 石原 和政 / Kazumasa Ishihara |
| 第 1 著者 所属（和/英） | 東京電機大学大学院情報環境学研究科:(財)国際超電導産業技術研究センター Tokyo Denki University:International Superconductivity Technology Center |
| 第 2 著者 氏名（和/英） | 鈴木 秀雄 / Hideo Suzuki |
| 第 2 著者 所属（和/英） | (財)国際超電導産業技術研究センター International Superconductivity Technology Center |
| 第 3 著者 氏名（和/英） | 宮原 一紀 / Kazunori Miyahara |
| 第 3 著者 所属（和/英） | 東京電機大学大学院情報環境学研究科 Tokyo Denki University |
| 第 4 著者 氏名（和/英） | 日高 睦夫 / Mutsuo Hidaka |
| 第 4 著者 所属（和/英） | (財)国際超電導産業技術研究センター International Superconductivity Technology Center |
| 発表年月日 | 2010-07-22 |
| 資料番号 | SCE2010-14 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 139 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |