| 講演名 | 2010-05-20 誘導結合を用いたプロセッサと複数メモリの三次元集積技術(システム設計と最適化II,システム設計及び一般) 佐圓 真, 長田 健一, 大熊 康介, 島崎 靖久, 野々村 到, 新津 葵一, 杉森 靖史, 小浜 由範, 春日 一貴, 黒田 忠広, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 一枚のプロセッサチップと二枚のメモリチップを積層し、それらを誘導結合通信により接続する三次元集積技術を開発した。三次元の通信を小面積かつ低電力で行うためには、チップ間通信距離の削減、及び、通信に関係しないインダクタの誘導電流による信号強度劣化の抑制が、重要な技術課題に挙げられる。そこで、通信距離を削減するワイヤ埋め込み多層積層技術、及び、信号強度を向上させるインダクタ開放制御技術を開発した。通信用の回路およびインダクタの電力は1 pJ/b、面積は0.15mm^2/Gbpsである。 |
| 抄録(英) | This paper describes a three-dimensional (3D) system integration of a fully functional processor chip and two memory chips by using inductive coupling. To attain a 3D communication link with a smaller area and lower power-consumption, shortening the link distance and preventing signal degradation due to unused inductors are important challenges. Therefore, we developed a new 3D-integrated wire-penetrated multi-layer structure for a shorter link distance and an open-skipped-inductor scheme for suppressing signal degradation. The power and area efficiency of the link are 1 pJ/b and 0.15 mm^2/Gbps, respectively, which are the same as those of two-chip integration. |
| キーワード(和) | LSI積層 / 誘導結合通信 / プロセッサ / メモリ |
| キーワード(英) | 3D system integration / processor / memory / inductive coupling link |
| 資料番号 | VLD2010-5 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2010/5/12(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 誘導結合を用いたプロセッサと複数メモリの三次元集積技術(システム設計と最適化II,システム設計及び一般) |
| サブタイトル（和） | |
| タイトル（英） | 3D System Integration of Processor and Multi-Stacked SRAMs Using Inductive-Coupling Link |
| サブタイトル（和） | |
| キーワード(1)（和/英） | LSI積層 / 3D system integration |
| キーワード(2)（和/英） | 誘導結合通信 / processor |
| キーワード(3)（和/英） | プロセッサ / memory |
| キーワード(4)（和/英） | メモリ / inductive coupling link |
| 第 1 著者 氏名（和/英） | 佐圓 真 / Makoto Saen |
| 第 1 著者 所属（和/英） | 株式会社日立製作所 Hitachi Ltd. |
| 第 2 著者 氏名（和/英） | 長田 健一 / Kenichi Osada |
| 第 2 著者 所属（和/英） | 株式会社日立製作所 Hitachi Ltd. |
| 第 3 著者 氏名（和/英） | 大熊 康介 / Yasuyuki Okuma |
| 第 3 著者 所属（和/英） | 株式会社日立製作所 Hitachi Ltd. |
| 第 4 著者 氏名（和/英） | 島崎 靖久 / Yasuhisa Shimazaki |
| 第 4 著者 所属（和/英） | 慶応大学理工学部:株式会社ルネサステクノロジ Keio University:Renesas Technology Corp. |
| 第 5 著者 氏名（和/英） | 野々村 到 / Itaru Nonomura |
| 第 5 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 6 著者 氏名（和/英） | 新津 葵一 / Kiichi Niitsu |
| 第 6 著者 所属（和/英） | 慶応大学理工学部 Keio University |
| 第 7 著者 氏名（和/英） | 杉森 靖史 / Yasufumi Sugimori |
| 第 7 著者 所属（和/英） | 慶応大学理工学部 Keio University |
| 第 8 著者 氏名（和/英） | 小浜 由範 / Yoshinori Kohama |
| 第 8 著者 所属（和/英） | 慶応大学理工学部 Keio University |
| 第 9 著者 氏名（和/英） | 春日 一貴 / Kazutaka Kasuga |
| 第 9 著者 所属（和/英） | 慶応大学理工学部 Keio University |
| 第 10 著者 氏名（和/英） | 黒田 忠広 / Tadahiro Kuroda |
| 第 10 著者 所属（和/英） | 慶応大学理工学部 Keio University |
| 発表年月日 | 2010-05-20 |
| 資料番号 | VLD2010-5 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 36 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |