| 講演名 | 2010-01-27 部分再構成によるソフトコアプロセッサの故障回復手法(ディペンダブル設計,FPGA応用及び一般) 一ノ宮 佳裕, 田上 士郎, 尼崎 太樹, 久我 守弘, 末吉 敏則, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | SRAM 型FPGA(Field Programmable Gate Array)は,再構成可能という特徴をもつ反面,ソフトエラーの影響により誤動作を引き起こすおそれがある.本論文では,TMR(Triple Modular Redundancy)と部分再構成を用いたソフトコアプロセッサの故障緩和・回復手法を検討した.特に,順序回路の部分再構成では内部状態が初期化されるため,冗長回路と内部状態を一致させることを目的として内部状態同期手法の提案を行った.また,ローカルメモリの高信頼化として,ECC (Error Correcthig Code)の実装を行った.その結果,べースシステムと比較して4.315倍の回路規模となったが,6μsで故障状態からの復旧を可能とした. |
| 抄録(英) | This paper presents a technique for ensuring reliable softcore processor implemented on SRAM-based Field Programmable Gate Arrays (FPGAs). Although FPGA is easy to be attacked by Single Event Upsets (SEUs), it can clear these errors due to its reconfigurability. The circuit failure induced by SEU is able to mitigate and recover using Triple Modular Redundancy and Partial Reconfiguration. However, the reliability of the sequential circuit, such as processor, is not ensured only by these techniques, because the reconfiguration resets the states. We propose the synchronization technique after partial reconfiguration using a interrupt process. Additionally,. we implement the Error Correcting Code to local memory to keep its reliability. Proposed system accomplish synchronization process only 6 μs time overhead. |
| キーワード(和) | 三重冗長化 / 部分再構成 / 同期処理 / SEU / 高信頼化 / ECC |
| キーワード(英) | TMR / Partial Reconfiguration / synchronization process / SEU / reliability / ECC |
| 資料番号 | VLD2009-94,CPSY2009-76,RECONF2009-79 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2010/1/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 部分再構成によるソフトコアプロセッサの故障回復手法(ディペンダブル設計,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Fault Recovery Technique for Softcore Processor using Partial Reconfiguration |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 三重冗長化 / TMR |
| キーワード(2)（和/英） | 部分再構成 / Partial Reconfiguration |
| キーワード(3)（和/英） | 同期処理 / synchronization process |
| キーワード(4)（和/英） | SEU / SEU |
| キーワード(5)（和/英） | 高信頼化 / reliability |
| キーワード(6)（和/英） | ECC / ECC |
| 第 1 著者 氏名（和/英） | 一ノ宮 佳裕 / Yoshihiro ICHINOMIYA |
| 第 1 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 田上 士郎 / Shiro TANOUE |
| 第 2 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 3 著者 氏名（和/英） | 尼崎 太樹 / Motoki AMAGASAKI |
| 第 3 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 4 著者 氏名（和/英） | 久我 守弘 / Morihiro KUGA |
| 第 4 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 5 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 5 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 発表年月日 | 2010-01-27 |
| 資料番号 | VLD2009-94,CPSY2009-76,RECONF2009-79 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 393 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |