| 講演名 | 2010-01-27 並列ブランチング・プログラム・マシンを用いたパケット分類器について(アプリケーション2,FPGA応用及び一般) 中原 啓貴, 笹尾 勤, 松浦 宗寛, 川村 嘉郁, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | ブランチング・プログラム・マシン(BM)とは2種類の命令(分岐命令と出力命令)を有するプロセッサであり,汎用プロセッサよりもアーキテクチャが単純である.BMは条件分岐を専用命令で実行するので,特定のアプリケーションに対して汎用プロセッサよりも高速に処理できる.本論文では,パケット分類器を並列ブランチング・プログラム・マシン(PBM)を用いて実現する.パケット分類器のルールの集合を分割し,複数のBMで並列に処理する.ルール数が与えられたとき,所定の性能を出すために必要なBMの台数を推定できることを示す.BMを32台用いたPBM32をFPGA上に実装し,Intel社のCore2Duo@1.2GHzと比較を行った結果,PBM32は最長実行時間に関してCore2Duoよりも8.1～11.1倍高速であり,メモリ量に関して9.7～436.2分の1であった. |
| 抄録(英) | A branching program machine (BM) is a special-purpose processor that uses only two kinds of instructions: Branch and output instructions. Thus, the architecture for the BM is much simpler than that for a general-purpose microprocessor (MPU). Since the BM uses the dedicated instructions for a special-purpose application, it is faster than the MPU. This paper presents a packet classifier using a parallel BMs (PBM). To reduce computation time and code size, first, a set of rules for packet classifier is partitioned into subsets. Then, the PBM evaluates them in parallel. Also, the paper shows a method to estimate the necessary number of BMs to realize a given packet classifier. We implemented the PBM32, a system using 32 BMs, on an FPGA, and compared it with the Intel's Core2Duo@1.2GHz microprocessor. The PBM32 is 8.1-11.1 times faster than the Core2Duo, and the PBM32 requries only 0.2-10.3 percent of the memory for the Core2Duo. |
| キーワード(和) | |
| キーワード(英) | |
| 資料番号 | VLD2009-92,CPSY2009-74,RECONF2009-77 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2010/1/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 並列ブランチング・プログラム・マシンを用いたパケット分類器について(アプリケーション2,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A Packet Classifier Using a Parallel Branching Program Machine |
| サブタイトル（和） | |
| キーワード(1)（和/英） | |
| 第 1 著者 氏名（和/英） | 中原 啓貴 / Hiroki NAKAHARA |
| 第 1 著者 所属（和/英） | 九州工業大学情報工学部 Department of Computer Science and Electronics, Kyushu Institute of Technology |
| 第 2 著者 氏名（和/英） | 笹尾 勤 / Tsutomu SASAO |
| 第 2 著者 所属（和/英） | 九州工業大学情報工学部 Department of Computer Science and Electronics, Kyushu Institute of Technology |
| 第 3 著者 氏名（和/英） | 松浦 宗寛 / Munehiro MATSUURA |
| 第 3 著者 所属（和/英） | 九州工業大学情報工学部 Department of Computer Science and Electronics, Kyushu Institute of Technology |
| 第 4 著者 氏名（和/英） | 川村 嘉郁 / Yoshifumi KAWAMURA |
| 第 4 著者 所属（和/英） | ルネサステクノロジ Department of Computer Science and Electronics, Kyushu Institute of Technology |
| 発表年月日 | 2010-01-27 |
| 資料番号 | VLD2009-92,CPSY2009-74,RECONF2009-77 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 393 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |