| 講演名 | 2010-01-27 効率良い正規表現照合のための並列ビット分配にもとづいたハードウェア指向アルゴリズム(アプリケーション2,FPGA応用及び一般) 金田 悠作, 吉澤 真吾, 湊 真一, 有村 博紀, 宮永 喜一, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では,重要なデータストリーム処理問題の一つである正規表現パターン照合に対して,ビット並列型パターン照合手法に基づいた高速なハードウェア指向アルゴリズムを提案する.並列ビット分配と呼ぶ新しいビット並列手法を用いて,文字と,連接,和,Kleeneプラスから構成させる非消去的正規表現のクラスに対して,O(mdlogb+m|Σ|)前処理時間とO(mdlogb/w+m|Σ|/w)領域を用いて,O(mdlogb/w)領域の高速なアルゴリズムを与える.ここで,nは入力長を表わし,mとd,bは,それぞれ,パターンの長さと,深さ,最大戻り幅を,wは計算機のワード長,|Σ|はアルファベットの要素数を表わす.さらに,このアルゴリズムを用いて,回路の再構成を伴わずにパターンの変更を可能なハードウェア実装のアーキテクチャをしめす. |
| 抄録(英) | In this paper, we study the regular expression matching problem for fast data stream processing. We present an efficient algorithm for based on new bit-parallel methods, called parallel scatter and gather exploiting bit-parallelism in a computer word. Finally, we show an architecture for a hardware implementation of our algorithm. The architecture can change its regular expression patterns on-the-fly without expensive reconfiguration. |
| キーワード(和) | ビット並列アルゴリズム / 正規表現 / パターン照合 / ハードウェアアルゴリズム |
| キーワード(英) | Bit-Parallel algorithm / Regular expression / Pattern matching / Hardware algorithm |
| 資料番号 | VLD2009-90,CPSY2009-72,RECONF2009-75 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2010/1/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 効率良い正規表現照合のための並列ビット分配にもとづいたハードウェア指向アルゴリズム(アプリケーション2,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | An efficient hardware-oriented algorithm for regular expression matching based on parallel bit-distribution |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ビット並列アルゴリズム / Bit-Parallel algorithm |
| キーワード(2)（和/英） | 正規表現 / Regular expression |
| キーワード(3)（和/英） | パターン照合 / Pattern matching |
| キーワード(4)（和/英） | ハードウェアアルゴリズム / Hardware algorithm |
| 第 1 著者 氏名（和/英） | 金田 悠作 / Yusaku KANETA |
| 第 1 著者 所属（和/英） | 北海道大学大学院情報科学研究科 Graduate School of Information Science and Technology, Hokkaido University |
| 第 2 著者 氏名（和/英） | 吉澤 真吾 / Shingo YOSHIZAWA |
| 第 2 著者 所属（和/英） | 北海道大学大学院情報科学研究科 Graduate School of Information Science and Technology, Hokkaido University |
| 第 3 著者 氏名（和/英） | 湊 真一 / Shin-ichi MINATO |
| 第 3 著者 所属（和/英） | 北海道大学大学院情報科学研究科 Graduate School of Information Science and Technology, Hokkaido University |
| 第 4 著者 氏名（和/英） | 有村 博紀 / Hiroki ARIMURA |
| 第 4 著者 所属（和/英） | 北海道大学大学院情報科学研究科 Graduate School of Information Science and Technology, Hokkaido University |
| 第 5 著者 氏名（和/英） | 宮永 喜一 / Yoshikazu MIYANAGA |
| 第 5 著者 所属（和/英） | 北海道大学大学院情報科学研究科 Graduate School of Information Science and Technology, Hokkaido University |
| 発表年月日 | 2010-01-27 |
| 資料番号 | VLD2009-90,CPSY2009-72,RECONF2009-75 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 393 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |