講演名 2010-01-26
SD数演算を用いた剰余数系-2進数系変換アルゴリズム(演算器最適化設計,FPGA応用及び一般)
姜 長雋, 魏 書剛,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) SD(Signed-Digit)数演算を剰余数演算に導入することにより、剰余数系における算術演算が高速に行われる。本論文では、SD数を用いた高速の剰余加算演算を用いることにより、{2^p-1,2^p+1,2^<2p>+1,2^p}を法とした剰余数系-2進数系変換アルゴリズムを提案する。本提案のアルゴリズムに基づいてSD剰余数加算を用いた剰余数系-2進数系変換回路を設計し、その高速性を2進数演算による変換回路との性能比較により明らかにする。
抄録(英) By introducing a signed-digit(SD) number arithmetic into a residue number system (RNS), arithmetic operations can be performed efficiently. In this paper, an algorithm for residue-to-binary cnoversion with four moduli set {2^p-1,2^p+1,2^<2p>+1,2^p} using high-speed SD number residue additions is proposed. Compared with the conversion circuit using the binary number system by simulation, the residue-to-binary converter with SD number arithmetic circuits based on the proposed algorithm has high performance.
キーワード(和) 剰余数系 / Signed-Digit(SD)数 / 中国人剰余定理 / 混合基数変換
キーワード(英) residue number system(RNS) / Signed-Digit(SD) number / Chinese Remainder Theorem (CRT) / Mixed Radix Conversion (MRC)
資料番号 VLD2009-80,CPSY2009-62,RECONF2009-65
発行日

研究会情報
研究会 VLD
開催期間 2010/1/19(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) SD数演算を用いた剰余数系-2進数系変換アルゴリズム(演算器最適化設計,FPGA応用及び一般)
サブタイトル(和)
タイトル(英) Residue-Binary Conversion Using Signed-Digit Number Arithmentic
サブタイトル(和)
キーワード(1)(和/英) 剰余数系 / residue number system(RNS)
キーワード(2)(和/英) Signed-Digit(SD)数 / Signed-Digit(SD) number
キーワード(3)(和/英) 中国人剰余定理 / Chinese Remainder Theorem (CRT)
キーワード(4)(和/英) 混合基数変換 / Mixed Radix Conversion (MRC)
第 1 著者 氏名(和/英) 姜 長雋 / Changjun JIANG
第 1 著者 所属(和/英) 群馬大学大学院工学研究科生産システム工学専攻
Department of Computer Science, Gunma University
第 2 著者 氏名(和/英) 魏 書剛 / Shugang WEI
第 2 著者 所属(和/英) 群馬大学大学院工学研究科生産システム工学専攻
Department of Computer Science, Gunma University
発表年月日 2010-01-26
資料番号 VLD2009-80,CPSY2009-62,RECONF2009-65
巻番号(vol) vol.109
号番号(no) 393
ページ範囲 pp.-
ページ数 6
発行日