| 講演名 | 2010-01-26 3次元DCTを効率的に処理するアレイプロセッサのFPGA実装(アプリケーション1,FPGA応用及び一般) 生垣 佑樹, 五十嵐 裕之, 宮崎 敏明 /, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 従来のアレイプロセッサでは3次元DCTを行うためにメモリ上に格納した係数と入力データに何度もランダムにアクセスする必要があり,データアクセス自体が高速計算を妨げていた.本稿では3次元DCTに特化した3次元アレイプロセッサを提案する.本アレイプロセッサでは計算処理中のデータの移動・再配置を大幅に削減することで,処理全体のパフォーマンスを大きく向上させている.N×N×N個の入力データに3次元DCTを行うための計算量は,直接計算ではO(N^4)であるのに対し,提案アレイプロセッサでO(N)で行うことができる.ここでは実装を考慮し,本アレイプロセッサに特化したI/O機構,回路面積を改善した機構についても議論する.またFPGAへの実装結果を示し,本機構が高い拡張性を備えた上で,十分なリアルタイム処理性能を持つことを示す. |
| 抄録(英) | Ordinary array processors randomly access to input-/coefficient-data in external memories many times during the 3D-DCT, and it is a significant bottleneck of the high-speed data processing. In this paper, three dimensional array processor dedicated to 3D-DCT is proposed. The array processor extremely reduces the data swapping or replacement during calculation, and it contributes to improving the performance greatly. The computational complexity of the proposed array processor is O(N) for an N×N×N input data cube, while that of the 3D-DCT direct calculation is O(N^4). Data I/O and area-improved architectures are also discussed in consideration of their practical implementation. The proposed array processor is implemented in an FPGA. The FPGA implementation results show that our architecture satisfies performance for real-time 3D-DCT with rich scalability. |
| キーワード(和) | 3D-DCT / 3次元LSI / アレイプロセッサ / FPGA実装 |
| キーワード(英) | 3D-DCT / 3D-LSI / Array processor / FPGA implementation |
| 資料番号 | VLD2009-76,CPSY2009-58,RECONF2009-61 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2010/1/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 3次元DCTを効率的に処理するアレイプロセッサのFPGA実装(アプリケーション1,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | An FPGA Implementation of Array Processor Performing 3D-DCT Effectively |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 3D-DCT / 3D-DCT |
| キーワード(2)（和/英） | 3次元LSI / 3D-LSI |
| キーワード(3)（和/英） | アレイプロセッサ / Array processor |
| キーワード(4)（和/英） | FPGA実装 / FPGA implementation |
| 第 1 著者 氏名（和/英） | 生垣 佑樹 / Yuki Ikegaki |
| 第 1 著者 所属（和/英） | 会津大学コンピュータ理工学研究科 Graduate School of Computer Science and Engineering, University of Aizu |
| 第 2 著者 氏名（和/英） | 五十嵐 裕之 / Hiroyuki Igarashi |
| 第 2 著者 所属（和/英） | 会津大学コンピュータ理工学部 School of Computer Science and Engineering, University of Aizu |
| 第 3 著者 氏名（和/英） | 宮崎 敏明 / / Toshiaki Myazaki |
| 第 3 著者 所属（和/英） | 会津大学コンピュータ理工学研究科 Graduate School of Computer Science and Engineering, University of Aizu |
| 発表年月日 | 2010-01-26 |
| 資料番号 | VLD2009-76,CPSY2009-58,RECONF2009-61 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 393 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |