| 講演名 | 2010-01-26 動的リコンフィギャラブルプロセッサMuCCRA-3向け開発ツールの整備(開発環境,FPGA応用及び一般) 弘中 和衛, 西村 克信, 天野 英晴, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 動的リコンフィギャラブルプロセッサは,小さく単純な演算機能を持つProcessing Element(PE)をアレイ状に並べ,命令と接続を瞬時に切り替えながら演算を進めることで,比較的小さなハードウエアで,効率のよい演算を行うことができるプロセッサである.これらのプロセッサを様々な分野で利用するためには,動作するアプリケーションの開発環境を整備することが非常に重要である.我々はこの目的のためにリターゲッタブルコンパイラ『Black Diamond』を開発してきたが,コンパイラ自体の拡張性に問題があった.そこで本報告では,現在研究を進めている動的リコンフィギャラブルプロセッサ『MuCCRA-3』を対象とした,アセンブラ言語をインターフェースとする構成情報生成用ツールについて述べる. |
| 抄録(英) | The dynamic-reconfigurable processor is consisted of many small and simple processing units. This processor is able to reconfigure its operations and structures instantly in each cycle, and it can efficiently executes large and complicated computation with relatively small scale of processing array. Programming environment is essential to develop application on such processors. So we have developed a retargetable compiler called Balck Diamond, although it can treat various types of dynamic-reconfigurable architectures, the compiler itself was hard to be modified. Here we propose an experimental assembler and compiler which are extendable for a prototype dynamic-reconfigurable processor MuCCRA-3. |
| キーワード(和) | 開発環境 / 動的リコンフィギャラブルプロセッサ / 並列計算 |
| キーワード(英) | Software development environment / Dynamic-reconfigurable processor / Parallelized calculation |
| 資料番号 | VLD2009-69,CPSY2009-51,RECONF2009-54 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2010/1/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 動的リコンフィギャラブルプロセッサMuCCRA-3向け開発ツールの整備(開発環境,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A study of software development environment for dynamic-reconfigurable processor MuCCRA-3 |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 開発環境 / Software development environment |
| キーワード(2)（和/英） | 動的リコンフィギャラブルプロセッサ / Dynamic-reconfigurable processor |
| キーワード(3)（和/英） | 並列計算 / Parallelized calculation |
| 第 1 著者 氏名（和/英） | 弘中 和衛 / Kazuei HIRONAKA |
| 第 1 著者 所属（和/英） | 東海大学情報理工学部 Science of Information, Tokai University |
| 第 2 著者 氏名（和/英） | 西村 克信 / Katsunobu NISHIMURA |
| 第 2 著者 所属（和/英） | 東海大学情報理工学部 Science of Information, Tokai University |
| 第 3 著者 氏名（和/英） | 天野 英晴 / Hideharu AMANO |
| 第 3 著者 所属（和/英） | 慶應義塾大学理工学部 Faculty of Science and Technology, Keio University |
| 発表年月日 | 2010-01-26 |
| 資料番号 | VLD2009-69,CPSY2009-51,RECONF2009-54 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 393 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |