| 講演名 | 2009-12-02 組み込みアプリケーションを対象とした2階層ユニファイドキャッシュのシミュレーション手法(システム設計,デザインガイア2009-VLSI設計の新しい大地) 小林 優太, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では組み込みアプリケーションを対象として,パラメータによって変化したL1命令キャッシュ,L1データキャッシュ,L2ユニファイドキャッシュのヒット数およびミス数を正確かつ高速に算出する手法を提案する.本手法はL1命令(データ)キャッシュ-L2命令(データ)キャッシュを対象としたシミュレーションを複数回繰り返すことで,2階層ユニファイドキャッシュを対象としたシミュレーションを可能とした.さらに,キャッシュが持つ性質を利用し,シミュレーションするキャッシュ構成を省略することで,全探索手法と比較して,最大3662.93倍の高速化を確認した. |
| 抄録(英) | In this paper, we propose a two-level cache simulation method with L2 unified cache for embedded applications. It simulates L1 instruction cache, L1 data cache and L2 unified cache accurately in short period of time, by repeating simulation for L1/L2 instruction(data) cache several times. Additionally, by using several cache properties we can obtain the number of cache hits/misses whithout simulating several cache configurations. Our proposed approach totally runs a maximum of 3662.93 times faster than that of the conventional exhaustive approach. |
| キーワード(和) | キャッシュ / ユニファイドキャッシュ / キャッシュシミュレーション / キャッシュ最適化 / 組み込みシステム |
| キーワード(英) | cache / unified cache / cache simulation / cache optimization / embedded system |
| 資料番号 | VLD2009-47,DC2009-34 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2009/11/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 組み込みアプリケーションを対象とした2階層ユニファイドキャッシュのシミュレーション手法(システム設計,デザインガイア2009-VLSI設計の新しい大地) |
| サブタイトル（和） | |
| タイトル（英） | Two-level Cache Simulation with L2 Unified Cache for Embedded Applications |
| サブタイトル（和） | |
| キーワード(1)（和/英） | キャッシュ / cache |
| キーワード(2)（和/英） | ユニファイドキャッシュ / unified cache |
| キーワード(3)（和/英） | キャッシュシミュレーション / cache simulation |
| キーワード(4)（和/英） | キャッシュ最適化 / cache optimization |
| キーワード(5)（和/英） | 組み込みシステム / embedded system |
| 第 1 著者 氏名（和/英） | 小林 優太 / Yuta KOBAYASHI |
| 第 1 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 2 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 3 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 4 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 発表年月日 | 2009-12-02 |
| 資料番号 | VLD2009-47,DC2009-34 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 315 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |