| 講演名 | 2010-04-23 積層型NOR MRAMの検討(フラッシュメモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術) 玉井 翔人, 渡辺 重佳, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | ユニバーサルメモリの特徴である低コスト、高速性能、不揮発性を併せ持つドレイン部分に情報を記憶するスピントランジスタを用いた積層型NOR MRAMを提案し、読み出し速度を見積もった。3側面をチャネルとして用いメモリセルの内側にゲート電極を取り囲む形の縦型トランジスタを用いる事で9F2の微小なセルサイズでNOR型の積層構造を実現し高速な動作を可能とした。 |
| 抄録(英) | In this paper stacked NOR type MRAM with vertical spin transistor has been newly proposed. Word line scheme surrounded by vertical spin transistor enable to realize small cell size of 9F^2 and fast random access time competitive to DRAM. |
| キーワード(和) | 不揮発性メモリ / MRAM / スピントランジスタ / 積層型NOR / ユニバーサルメモリ |
| キーワード(英) | non-volatile / MRAM / spin trnsistor / stacked NOR structure / universal memory |
| 資料番号 | ICD2010-14 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2010/4/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 積層型NOR MRAMの検討(フラッシュメモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術) |
| サブタイトル（和） | |
| タイトル（英） | Study of stacked NOR type MRAM |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 不揮発性メモリ / non-volatile |
| キーワード(2)（和/英） | MRAM / MRAM |
| キーワード(3)（和/英） | スピントランジスタ / spin trnsistor |
| キーワード(4)（和/英） | 積層型NOR / stacked NOR structure |
| キーワード(5)（和/英） | ユニバーサルメモリ / universal memory |
| 第 1 著者 氏名（和/英） | 玉井 翔人 / Shouto TAMAI |
| 第 1 著者 所属（和/英） | 湘南工科大学大学院電気情報工学専攻 Graduate school of Electrical and Information Engineering, Shonan Institute of Technology |
| 第 2 著者 氏名（和/英） | 渡辺 重佳 / Shigeyoshi WATANABE |
| 第 2 著者 所属（和/英） | 湘南工科大学大学院電気情報工学専攻 Graduate school of Electrical and Information Engineering, Shonan Institute of Technology |
| 発表年月日 | 2010-04-23 |
| 資料番号 | ICD2010-14 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 9 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |