| 講演名 | 2010-04-23 積層型NAND FeRAMの設計法(フラッシュメモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術) 菅野 孝一, 渡辺 重佳, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | ユニバーサルメモリの特徴である低コスト、SRAMに次ぐ、DRAMと同程度の高速性能、不揮発性を合わせ持つ1トランジスタ型FeRAMを積層した積層方式NAND構造1トランジスタ型FeRAMを新たに提案した。また39nmデザインルールを用いた、1Tビットメモリを想定したセルアレイ及びデコーダ等のコア回路部分の仮想的な設計を行った。その結果メモリセルを64層積層し、1本のワード線に8k個、1本のビット線に8k個のメモリセルを接続する方式を用いる事により、DRAMと同程度の高速性能と、積層型のNANDフラッシュメモリと同程度の低コストが実現できる可能性があることを示した。基板の電圧をシリコン柱単位で分離することにより、NAND構成にもかかわらずランダムな読出し/書込みが可能になる。 |
| 抄録(英) | Design technology of stacked NAND type 1-transistor FeRAM has been described. With 39nm design rule feasibility study of 1 Tbit memory focused on cell array structure and core circuit has been investigated. 64 layer 8k×8k stacked SGT memory cellarray structure and the double ended row and column decoder with SGT have been newly introduced. From the estimation of wordline and bitline delay time this structure enables to reduce the delay time of core circuit to 5ns. Stacked NAND type 1-transistor FeRAM is a promising candidate for realizing fast access time of 50ns. |
| キーワード(和) | 不揮発性メモリ / FeRAM / 強誘電体 / 積層方式NAND構造 |
| キーワード(英) | Non-volatile memory / FeRAM / ferroelectric / stacked NAND structure |
| 資料番号 | ICD2010-13 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2010/4/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 積層型NAND FeRAMの設計法(フラッシュメモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術) |
| サブタイトル（和） | |
| タイトル（英） | Design Technology of stacked NAND FeRAM |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 不揮発性メモリ / Non-volatile memory |
| キーワード(2)（和/英） | FeRAM / FeRAM |
| キーワード(3)（和/英） | 強誘電体 / ferroelectric |
| キーワード(4)（和/英） | 積層方式NAND構造 / stacked NAND structure |
| 第 1 著者 氏名（和/英） | 菅野 孝一 / Koichi Sugano |
| 第 1 著者 所属（和/英） | 湘南工科大学大学院電気情報工学専攻 Graduate School of Electrical and Information Engineering, Shonan Institute of Technology |
| 第 2 著者 氏名（和/英） | 渡辺 重佳 / Shigeyoshi Watanabe |
| 第 2 著者 所属（和/英） | 湘南工科大学大学院電気情報工学専攻 Graduate School of Electrical and Information Engineering, Shonan Institute of Technology |
| 発表年月日 | 2010-04-23 |
| 資料番号 | ICD2010-13 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 9 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |