講演名 2010-04-23
Multi-stacked 1G cell/layer Pipe-shaped BiCS Flash Memory
前田 高志, 板垣 清太郎, 菱田 智雄, 勝又 竜太, 鬼頭 傑, 福住 嘉晃, 木藤 大, 田中 啓安, 小森 陽介, 石月 恵, 松並 絢也, 藤原 友子, 青地 英明, 岩田 佳久, 渡辺 陽二,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 大容量、低ビットコストのメモリデバイス実用化の第一歩として、3次元構造を持つメモリ素子を使ったパイプ型BiCSフラッシュメモリのテストチップを試作した。本テストチップは、60nmルールの加工技術を用いたメモリセルを16層積層しており、さらに、多値動作(2bit/cell)を可能にすることで、32Gbitのメモリ容量を持つ。積層化と多値化により、1bitあたりの実効セル面積として0.00082um^2を実現した。
抄録(英)
キーワード(和) BiCS技術 / 積層構造 / NANDフラッシュメモリ
キーワード(英)
資料番号 ICD2010-12
発行日

研究会情報
研究会 ICD
開催期間 2010/4/15(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和)
サブタイトル(和)
タイトル(英) Multi-stacked 1G cell/layer Pipe-shaped BiCS Flash Memory
サブタイトル(和)
キーワード(1)(和/英) BiCS技術
キーワード(2)(和/英) 積層構造
キーワード(3)(和/英) NANDフラッシュメモリ
第 1 著者 氏名(和/英) 前田 高志
第 1 著者 所属(和/英) 株式会社東芝セミコンダクター社半導体研究開発センター
第 2 著者 氏名(和/英) 板垣 清太郎
第 2 著者 所属(和/英) 株式会社東芝セミコンダクター社半導体研究開発センター
第 3 著者 氏名(和/英) 菱田 智雄
第 3 著者 所属(和/英) 株式会社東芝セミコンダクター社半導体研究開発センター
第 4 著者 氏名(和/英) 勝又 竜太
第 4 著者 所属(和/英) 株式会社東芝セミコンダクター社半導体研究開発センター
第 5 著者 氏名(和/英) 鬼頭 傑
第 5 著者 所属(和/英) 株式会社東芝セミコンダクター社半導体研究開発センター
第 6 著者 氏名(和/英) 福住 嘉晃
第 6 著者 所属(和/英) 株式会社東芝セミコンダクター社半導体研究開発センター
第 7 著者 氏名(和/英) 木藤 大
第 7 著者 所属(和/英) 株式会社東芝セミコンダクター社半導体研究開発センター
第 8 著者 氏名(和/英) 田中 啓安
第 8 著者 所属(和/英) 株式会社東芝セミコンダクター社半導体研究開発センター
第 9 著者 氏名(和/英) 小森 陽介
第 9 著者 所属(和/英) 株式会社東芝セミコンダクター社半導体研究開発センター
第 10 著者 氏名(和/英) 石月 恵
第 10 著者 所属(和/英) 株式会社東芝セミコンダクター社半導体研究開発センター
第 11 著者 氏名(和/英) 松並 絢也
第 11 著者 所属(和/英) 株式会社東芝セミコンダクター社半導体研究開発センター
第 12 著者 氏名(和/英) 藤原 友子
第 12 著者 所属(和/英) 株式会社東芝セミコンダクター社半導体研究開発センター
第 13 著者 氏名(和/英) 青地 英明
第 13 著者 所属(和/英) 株式会社東芝セミコンダクター社半導体研究開発センター
第 14 著者 氏名(和/英) 岩田 佳久
第 14 著者 所属(和/英) 株式会社東芝セミコンダクター社半導体研究開発センター
第 15 著者 氏名(和/英) 渡辺 陽二
第 15 著者 所属(和/英) 株式会社東芝セミコンダクター社半導体研究開発センター
発表年月日 2010-04-23
資料番号 ICD2010-12
巻番号(vol) vol.110
号番号(no) 9
ページ範囲 pp.-
ページ数 4
発行日