| 講演名 | 2010-04-22 双方向ローカルライトドライバ, 1/0平均化リファレンスセル,2T1Rセルレイアウトを用いた32Mb SPRAM(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術) 竹村 理一郎, 河原 尊之, 三浦 勝哉, 山本 浩之, 早川 純, 松崎 望, 小埜 和夫, 山ノ内 路彦, 伊藤 顕知, 高橋 宏昌, 池田 正二, 長谷川 晴弘, 松岡 秀行, 大野 英男, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 1.8V動作, 32nsアクセス,セル書き込み時間40nsの32Mb SPRAMを試作した。本チップは, 150nm CMOSプロセスとサイズが100×200nm^2のトンネル時期抵抗素子(TMR)を用いている。大容量SPRAM向けの搭載した回路技術として,(1)小面積で大書き込み電流を実現する2トランジスタ1抵抗(2T1R)型メモリセルレイアウト,(2)書き込み時の配線抵抗の影響を低減する双方向ローカルライトドライバ,(3)TMRを用いた'1'/'0'平均化リファレンス方式を開発した。本技術により,32nsのアクセス時間を実現した。 |
| 抄録(英) | A 32-Mb SPin-transfer torque RAM (SPRAM) chip was demonstrated with an access time of 32 ns and a cell write-time of 40 ns at a supply voltage of 1.8 V. The chip was fabricated with 150-nm CMOS and a 100×200 nm^2 tunnel magnetoresistive device element. This chip features three circuit technologies suitable for a large-scale array: 1) a two-transistor, one-resistor (2T1R) type memory cell for achieving a sufficiently large writing current despite the small cell size, 2) a compact read/write separated hierarchy bit/source-line structure with a localized bi-directional write driver for efficiently distributing writing current, and 3) a '1'/'0' dual-array equalized reference cell for stable read operation. This chip achieves read access time of 32 ns. |
| キーワード(和) | SPRAM / 不揮発RAM / スピン注入磁化反転 / トンネル磁気抵抗 / 双方向電流書換 / 2T1Rセルレイアウト / 階層ビット線 / 平均化リファレンス |
| キーワード(英) | SPRAM / non-volatile RAM / low power RAM / spin-transfer torque / Tunnel magneto resistance / Bi-directional current write / 2T1R cell layout / Hierarchical bit-line / equalized reference |
| 資料番号 | ICD2010-10 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2010/4/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 双方向ローカルライトドライバ, 1/0平均化リファレンスセル,2T1Rセルレイアウトを用いた32Mb SPRAM(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術) |
| サブタイトル（和） | |
| タイトル（英） | A 32-Mb SPRAM with localized bi-directional write driver, '1'/'0' dual-array equalized reference scheme, and 2T1R memory cell layout |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SPRAM / SPRAM |
| キーワード(2)（和/英） | 不揮発RAM / non-volatile RAM |
| キーワード(3)（和/英） | スピン注入磁化反転 / low power RAM |
| キーワード(4)（和/英） | トンネル磁気抵抗 / spin-transfer torque |
| キーワード(5)（和/英） | 双方向電流書換 / Tunnel magneto resistance |
| キーワード(6)（和/英） | 2T1Rセルレイアウト / Bi-directional current write |
| キーワード(7)（和/英） | 階層ビット線 / 2T1R cell layout |
| キーワード(8)（和/英） | 平均化リファレンス / Hierarchical bit-line |
| 第 1 著者 氏名（和/英） | 竹村 理一郎 / Riichiro TAKEMURA |
| 第 1 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi Ltd. |
| 第 2 著者 氏名（和/英） | 河原 尊之 / Takayuki KAWAHARA |
| 第 2 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi Ltd. |
| 第 3 著者 氏名（和/英） | 三浦 勝哉 / Katsuya MIURA |
| 第 3 著者 所属（和/英） | (株)日立製作所基礎研究所:東北大学電気通信研究所ナノ・スピン実験施設 Advanced Research Laboratory, Hitachi Ltd.:Laboratory for Nanoelectronics and Spintronics Research Institute of Electrical Communication, Tohoku University |
| 第 4 著者 氏名（和/英） | 山本 浩之 / Hiroyuki YAMAMOTO |
| 第 4 著者 所属（和/英） | (株)日立製作所基礎研究所:東北大学電気通信研究所ナノ・スピン実験施設 Advanced Research Laboratory, Hitachi Ltd.:Laboratory for Nanoelectronics and Spintronics Research Institute of Electrical Communication, Tohoku University |
| 第 5 著者 氏名（和/英） | 早川 純 / Jun HAYAKAWA |
| 第 5 著者 所属（和/英） | (株)日立製作所基礎研究所 Advanced Research Laboratory, Hitachi Ltd. |
| 第 6 著者 氏名（和/英） | 松崎 望 / Nozomu MATSUZAKI |
| 第 6 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi Ltd. |
| 第 7 著者 氏名（和/英） | 小埜 和夫 / Kazuo ONO |
| 第 7 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi Ltd. |
| 第 8 著者 氏名（和/英） | 山ノ内 路彦 / Michihiko YAMANOUCHI |
| 第 8 著者 所属（和/英） | (株)日立製作所基礎研究所 Advanced Research Laboratory, Hitachi Ltd. |
| 第 9 著者 氏名（和/英） | 伊藤 顕知 / Kenchi ITO |
| 第 9 著者 所属（和/英） | (株)日立製作所基礎研究所 Advanced Research Laboratory, Hitachi Ltd. |
| 第 10 著者 氏名（和/英） | 高橋 宏昌 / Hiromasa TAKAHASHI |
| 第 10 著者 所属（和/英） | (株)日立製作所基礎研究所 Advanced Research Laboratory, Hitachi Ltd. |
| 第 11 著者 氏名（和/英） | 池田 正二 / Shoji IKEDA |
| 第 11 著者 所属（和/英） | 東北大学電気通信研究所ナノ・スピン実験施設 Laboratory for Nanoelectronics and Spintronics Research Institute of Electrical Communication, Tohoku University |
| 第 12 著者 氏名（和/英） | 長谷川 晴弘 / Haruhiro HASEGAWA |
| 第 12 著者 所属（和/英） | (株)日立製作所基礎研究所 Advanced Research Laboratory, Hitachi Ltd. |
| 第 13 著者 氏名（和/英） | 松岡 秀行 / Hideyuki MATSUOKA |
| 第 13 著者 所属（和/英） | (株)日立製作所基礎研究所 Advanced Research Laboratory, Hitachi Ltd. |
| 第 14 著者 氏名（和/英） | 大野 英男 / Hideo OHNO |
| 第 14 著者 所属（和/英） | 東北大学電気通信研究所ナノ・スピン実験施設 Laboratory for Nanoelectronics and Spintronics Research Institute of Electrical Communication, Tohoku University |
| 発表年月日 | 2010-04-22 |
| 資料番号 | ICD2010-10 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 9 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |