| 講演名 | 2010-04-22 Chain FeRAM技術概要とScalingに適したShield-Bitline-Overdrive技術(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術) 高島 大三郎, 滋賀 秀裕, 橋本 大輔, 宮川 正, 尾崎 徹, 金谷 宏行, 首藤 晋, 山川 晃司, 國島 巌, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文では、高密度化/高速化/高バンド幅化が可能なChain FeRAM^ |
| 抄録(英) | This paper presents an overview of chain FeRAM technology, and a new scalable shield-bitline-overdrive technique. First, in the overview, the development history of chain FeRAMs and scaling strategy / application are presented. Second, after discussing problems in low-voltage scaled chain FeRAMs, the concept of shield-bitline-overdrive and circuit design are presented. This overdrive technique doubles tail-to-tail cell signal and increases it from 90mV to 180mV at 1.3V. |
| キーワード(和) | 強誘電体 / 強誘電体メモリ / 強誘電体キャパシタ / FeRAM / スケーリング |
| キーワード(英) | Ferroelectric / Ferroelectric Memory / Ferroelectric Capacitor / FeRAM / Scaling |
| 資料番号 | ICD2010-8 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2010/4/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Chain FeRAM技術概要とScalingに適したShield-Bitline-Overdrive技術(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術) |
| サブタイトル（和） | |
| タイトル（英） | Overview of Chain FeRAM Technology and Scalable Shield-Bitline-Overdrive Technique |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 強誘電体 / Ferroelectric |
| キーワード(2)（和/英） | 強誘電体メモリ / Ferroelectric Memory |
| キーワード(3)（和/英） | 強誘電体キャパシタ / Ferroelectric Capacitor |
| キーワード(4)（和/英） | FeRAM / FeRAM |
| キーワード(5)（和/英） | スケーリング / Scaling |
| 第 1 著者 氏名（和/英） | 高島 大三郎 / Daisaburo TAKASHIMA |
| 第 1 著者 所属（和/英） | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor R&D, Toshiba Corp. |
| 第 2 著者 氏名（和/英） | 滋賀 秀裕 / Hidehiro SHIGA |
| 第 2 著者 所属（和/英） | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor R&D, Toshiba Corp. |
| 第 3 著者 氏名（和/英） | 橋本 大輔 / Daisuke HASHIMOTO |
| 第 3 著者 所属（和/英） | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor R&D, Toshiba Corp. |
| 第 4 著者 氏名（和/英） | 宮川 正 / Tadashi MIYAKAWA |
| 第 4 著者 所属（和/英） | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor R&D, Toshiba Corp. |
| 第 5 著者 氏名（和/英） | 尾崎 徹 / Tohru OZAKI |
| 第 5 著者 所属（和/英） | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor R&D, Toshiba Corp. |
| 第 6 著者 氏名（和/英） | 金谷 宏行 / Hiroyuki KANAYA |
| 第 6 著者 所属（和/英） | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor R&D, Toshiba Corp. |
| 第 7 著者 氏名（和/英） | 首藤 晋 / Susumu SHUTO |
| 第 7 著者 所属（和/英） | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor R&D, Toshiba Corp. |
| 第 8 著者 氏名（和/英） | 山川 晃司 / Koji YAMAKAWA |
| 第 8 著者 所属（和/英） | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor R&D, Toshiba Corp. |
| 第 9 著者 氏名（和/英） | 國島 巌 / Iwao KUNISHIMA |
| 第 9 著者 所属（和/英） | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor R&D, Toshiba Corp. |
| 発表年月日 | 2010-04-22 |
| 資料番号 | ICD2010-8 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 9 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |