| 講演名 | 2010-04-22 直列レプリカビット線技術を使用した40nm低電力SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術) 小松 成亘, 山岡 雅直, 森元 薫夫, 前田 徳章, 島崎 靖久, 長田 健一, |
|
|---|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
|
| 抄録(和) | 微細化に伴うV_ | ばらつきの増加によって、SRAMのアクセス遅延が増加し問題となっている。センスアンプ起動タイミングのばらつきを抑制することで、SRAMのアクセス遅延を削減できる。本研究では、センスアンプ起動タイミングのばらつきを抑制可能な直列レプリカビット線技術を開発した。この直列レプリカビット線技術を適用した288kbitのSRAMモジュールを40nmの加工プロセスを用いて作製した。評価の結果、レプリカビット線の遅延ばらつきが43%削減され、アクセス速度が6.1%削減されることを確認した。 |
| 抄録(英) | A multi-stage replica bitline scheme for reducing access time by suppressing enable timing variation of a sense amplifier was developed. Applied to a 288-kbit SRAM of the 40nm process node, this scheme achieves 6.1% access time reduction by reducing the sense-amplifier timing variation by 43%. | |
| キーワード(和) | SRAM / レプリカビット線 / センスアンプ起動タイミング / ランダムばらつき | |
| キーワード(英) | SRAM / Replica-bitline / Sense-amplifier / Random Variation | |
| 資料番号 | ICD2010-4 | |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2010/4/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 直列レプリカビット線技術を使用した40nm低電力SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術) |
| サブタイトル（和） | |
| タイトル（英） | A 40nm Low-power SRAM with Multi-stage Replica-Bitline Scheme for Reducing Timing Variation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SRAM / SRAM |
| キーワード(2)（和/英） | レプリカビット線 / Replica-bitline |
| キーワード(3)（和/英） | センスアンプ起動タイミング / Sense-amplifier |
| キーワード(4)（和/英） | ランダムばらつき / Random Variation |
| 第 1 著者 氏名（和/英） | 小松 成亘 / Shigenobu KOMATSU |
| 第 1 著者 所属（和/英） | 日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd |
| 第 2 著者 氏名（和/英） | 山岡 雅直 / Masanao YAMAOKA |
| 第 2 著者 所属（和/英） | 日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd |
| 第 3 著者 氏名（和/英） | 森元 薫夫 / Masao MORIMOTO |
| 第 3 著者 所属（和/英） | ルネサステクノロジ Renesas Technology Corp. |
| 第 4 著者 氏名（和/英） | 前田 徳章 / Noriaki MAEDA |
| 第 4 著者 所属（和/英） | ルネサステクノロジ Renesas Technology Corp. |
| 第 5 著者 氏名（和/英） | 島崎 靖久 / Yasuhisa SHIMAZAKI |
| 第 5 著者 所属（和/英） | ルネサステクノロジ Renesas Technology Corp. |
| 第 6 著者 氏名（和/英） | 長田 健一 / Kenichi OSADA |
| 第 6 著者 所属（和/英） | 日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd |
| 発表年月日 | 2010-04-22 |
| 資料番号 | ICD2010-4 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 9 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |