| 講演名 | 2010-04-22 回路およびデバイス工夫による極低電圧動作SRAMの実現 : 非対称MOSFETおよびフォワードボディーバイアス技術を用いた0.5V 100MHz PD-SOI SRAMの開発(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術) 新居 浩二, 薮内 誠, 塚本 康正, 平野 有一, 岩松 俊明, 木原 雄治, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 回路及びデバイス工夫により、0.5V極低電圧で動作可能なSRAMを開発した。微細化と共にSRAMの動作下限電圧(VCCmin)は低下しつつある。これまでアシスト回路による改善が報告されてきたが、1V以下の電源電圧で動作実現するには回路工夫のみでは限界がある。そこで、今回PD-SOIデバイスを用いて、ソース・ドレインのHaloインプラを非対称構造にしたMOSFETをSRAMセルに適用し、かつ、選択セルのみにフォワードボディーバイアス(FBB)をかける制御方法を提案する。90nm PD-SOIで128kb-SRAMを試作した結果、25Cで動作下限電圧0.45Vを達成、また0.5Vで100MHzの動作を確認した。 |
| 抄録(英) | We investigate 0.5V 6T-SRAM with asymmetric MOSFET, which contributes to enhance the read and write margin. We also introduce a forward body bias technique not only bitcell arrays but also peripheral circuits. Test chips are designed and fabricated using 90-nm PD-SOI technology. The measurement results show minimum operating voltage of proposed SRAM was 0.45V at 25C, which is 100mV lower than conventional SRAM, and the access time was 6.8ns at 0.5V. |
| キーワード(和) | 6T SRAM / 低電力 / SOI / VCCmin / 非対称Halo MOSFET / フォワードボディーバイアス |
| キーワード(英) | 6T SRAM / Low-power / SOI / VCCmin / Asymmetric MOSFET / Forward Body Bias |
| 資料番号 | ICD2010-2 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2010/4/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 回路およびデバイス工夫による極低電圧動作SRAMの実現 : 非対称MOSFETおよびフォワードボディーバイアス技術を用いた0.5V 100MHz PD-SOI SRAMの開発(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術) |
| サブタイトル（和） | |
| タイトル（英） | Challenging for an ultra low-voltage SRAM by innovative design circuits and device technologies : A 0.5V 100MHz PD-SOI SRAM using Asymmetric MOSFET and Forward Body Bias |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 6T SRAM / 6T SRAM |
| キーワード(2)（和/英） | 低電力 / Low-power |
| キーワード(3)（和/英） | SOI / SOI |
| キーワード(4)（和/英） | VCCmin / VCCmin |
| キーワード(5)（和/英） | 非対称Halo MOSFET / Asymmetric MOSFET |
| キーワード(6)（和/英） | フォワードボディーバイアス / Forward Body Bias |
| 第 1 著者 氏名（和/英） | 新居 浩二 / Koji NII |
| 第 1 著者 所属（和/英） | ルネサスエレクトロニクス株式会社 Renesas Electronics Corporation |
| 第 2 著者 氏名（和/英） | 薮内 誠 / Makoto YABUUCHI |
| 第 2 著者 所属（和/英） | ルネサスエレクトロニクス株式会社 Renesas Electronics Corporation |
| 第 3 著者 氏名（和/英） | 塚本 康正 / Yasumasa TSUKAMOTO |
| 第 3 著者 所属（和/英） | ルネサスエレクトロニクス株式会社 Renesas Electronics Corporation |
| 第 4 著者 氏名（和/英） | 平野 有一 / Yuuichi HIRANO |
| 第 4 著者 所属（和/英） | ルネサスエレクトロニクス株式会社 Renesas Electronics Corporation |
| 第 5 著者 氏名（和/英） | 岩松 俊明 / Toshiaki IWAMATSU |
| 第 5 著者 所属（和/英） | ルネサスエレクトロニクス株式会社 Renesas Electronics Corporation |
| 第 6 著者 氏名（和/英） | 木原 雄治 / Yuji KIHARA |
| 第 6 著者 所属（和/英） | ルネサスエレクトロニクス株式会社 Renesas Electronics Corporation |
| 発表年月日 | 2010-04-22 |
| 資料番号 | ICD2010-2 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 9 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |