| 講演名 | 2010-04-22 SRAMの技術動向と定負電位書込み回路を用いた32nm 0.149μm^2セル低電圧コンフィギュラブルSRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術) 藤村 勇樹, 平林 修, 佐々木 貴彦, 鈴木 東, 川澄 篤, 武山 泰久, 櫛田 桂一, 深野 剛, 片山 明, 仁木 祐介, 矢部 友章, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では、32nm High-k Metal Gate CMOSプロセスにて0.149μm^2セルを用い開発した低電圧コンフィギュラブルSRAMについて述べる。低電圧でセルの動作マージンを保つためビット線負電位書込みとプロセスばらつきに応じたワード線レベル最適制御を導入するが、コンフィギュラブルSRAMに適した回路が必要である。そこで、セルアレイのビット線長が異なる場合でも負電位が一定となるような定負電位ライトバッファと低電圧においても立ち上がり遅延の少ないレベル可変ワード線ドライバを提案する。テストチップを試作し測定した結果、ビット線/ワード線当たりのセル数が64/128/192/256とサイズの異なるセルアレイに対して0.1V以上の低電圧化を確認した。 |
| 抄録(英) | This paper presents a configurable SRAM for low voltage operation with Constant-Negative-Level Write Buffer (CNL-WB) and Level Programmable Wordline Driver for single supply operation (LPWD). CNL-WB is suitable for compilable SRAMs and it improves write margin by featuring an automatic bitline level adjustment for configuration range of four to 512 cells/bitline using a replica bitline technique. LPWD optimizes the tradeoff between disturb and write margin of a memory cell, realizing 60% shorter wordline rise time than that of the conventional design at 0.7V. The test chip has been fabricated in 32nm high-κ/metal gate CMOS technology with 0.149μm^2 6T cell. Measurement results have demonstrated cell failure rate improvement by two orders of magnitude for array configuration range of 64 to 256 rows by 64 to 256 columns. |
| キーワード(和) | SRAM / 低電圧 / コンフィギュラブル / ビット線負電位 / レプリカビット線 / ワード線ドライバ |
| キーワード(英) | SRAM / Low Voltage Operation / Configurable / Negative Bias / Replica / Wordline Driver |
| 資料番号 | ICD2010-1 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2010/4/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | SRAMの技術動向と定負電位書込み回路を用いた32nm 0.149μm^2セル低電圧コンフィギュラブルSRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術) |
| サブタイトル（和） | |
| タイトル（英） | A Configurable SRAM with Constant-Negative-Level Write Buffer for Low Voltage Operation with 0.149μm^2 Cell in 32nm High-k Metal Gate CMOS |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SRAM / SRAM |
| キーワード(2)（和/英） | 低電圧 / Low Voltage Operation |
| キーワード(3)（和/英） | コンフィギュラブル / Configurable |
| キーワード(4)（和/英） | ビット線負電位 / Negative Bias |
| キーワード(5)（和/英） | レプリカビット線 / Replica |
| キーワード(6)（和/英） | ワード線ドライバ / Wordline Driver |
| 第 1 著者 氏名（和/英） | 藤村 勇樹 / Yuki FUJIMURA |
| 第 1 著者 所属（和/英） | 株式会社東芝 Toshiba Corporation |
| 第 2 著者 氏名（和/英） | 平林 修 / Osamu HIRABAYASHI |
| 第 2 著者 所属（和/英） | 株式会社東芝 Toshiba Corporation |
| 第 3 著者 氏名（和/英） | 佐々木 貴彦 / Takahiko SASAKI |
| 第 3 著者 所属（和/英） | 株式会社東芝 Toshiba Corporation |
| 第 4 著者 氏名（和/英） | 鈴木 東 / Azuma SUZUKI |
| 第 4 著者 所属（和/英） | 株式会社東芝 Toshiba Corporation |
| 第 5 著者 氏名（和/英） | 川澄 篤 / Atsushi KAWASUMI |
| 第 5 著者 所属（和/英） | 株式会社東芝 Toshiba Corporation |
| 第 6 著者 氏名（和/英） | 武山 泰久 / Yasuhisa TAKEYAMA |
| 第 6 著者 所属（和/英） | 株式会社東芝 Toshiba Corporation |
| 第 7 著者 氏名（和/英） | 櫛田 桂一 / Keiichi KUSHIDA |
| 第 7 著者 所属（和/英） | 株式会社東芝 Toshiba Corporation |
| 第 8 著者 氏名（和/英） | 深野 剛 / Gou FUKANO |
| 第 8 著者 所属（和/英） | 株式会社東芝 Toshiba Corporation |
| 第 9 著者 氏名（和/英） | 片山 明 / Akira KATAYAMA |
| 第 9 著者 所属（和/英） | 株式会社東芝 Toshiba Corporation |
| 第 10 著者 氏名（和/英） | 仁木 祐介 / Yusuke NIKI |
| 第 10 著者 所属（和/英） | 株式会社東芝 Toshiba Corporation |
| 第 11 著者 氏名（和/英） | 矢部 友章 / Tomoaki YABE |
| 第 11 著者 所属（和/英） | 株式会社東芝 Toshiba Corporation |
| 発表年月日 | 2010-04-22 |
| 資料番号 | ICD2010-1 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 9 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |