| 講演名 | 2010-01-28 超並列マルチコアGPUを用いた高速演算処理の実用化 : 512個の32/64-bitプロセッサ・コアを1チップに集積したGPUの数値演算処理への応用(システムLSIアーキテクチャと組込みシステム-プロセッサ,メモリ,システムLSI,画像処理及び関連するソフトウェア) 馬路 徹, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | PC/WS等に使用されるグラフィックスチップは、描画アルゴリズムの急速な進歩に対応するため、汎用の並列マルチコアGPUとなった。また必要な描画性能に対応するために、そのコア数は数百にも及ぶ。この計算資源をコンピュテーションの分野にも適応するためにNVIDIAは2006年にCUDAというSW/HWアーキテクチャを開発した。これにより、処理対象を階層的にスレッド記述するだけでHWが各コアに最適なスレッド割付を行い、効率良く超並列処理が実行できる。最新のGPU製品の単精度浮動小数点ピーク性能は1TFLOPSを超え、一昔前のスーパーコンピュータの性能をより身近なものとした。本論文では昨年末に発表された最新のFermiアーキテクチャをも含めて最新のGPUコンピューティング技術をご報告させていただく。 |
| 抄録(英) | To meet the rapid evolution of rendering algorithm, PC/WS GPU has been implemented as a general-purpose multi-core GPU. Moreover, to meet the growing rendering performance requirement, the number of cores has been increased to the order of hundreds. To utilize this massive computational resource to computation applications, NVIDIA has developed a SW/HW architecture CUDA in 2006. By a hierarchical thread definition of the subject, HW can properly allocate threads to the cores making an efficient use of the massive-parallel processors. Peak single-precision floating-point performance of the latest GPU is exceeding 1-TFLOPS. This makes it easy to offer that level of performance in the daily life, that once could just achieved by Supercomputers. In this paper, the latest Fermi GPU architecture announced in late 2009 will also be described. |
| キーワード(和) | マルチコア / 超並列 / Many Cores / GPU / GPGPU / GPU Computing / CUDA / Fermi / Tesla |
| キーワード(英) | Multi Core / Massive Parallel / Many Cores / GPU / GPGPU / GPU Computing / CUDA / Fermi / Tesla |
| 資料番号 | ICD2009-108 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2010/1/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 超並列マルチコアGPUを用いた高速演算処理の実用化 : 512個の32/64-bitプロセッサ・コアを1チップに集積したGPUの数値演算処理への応用(システムLSIアーキテクチャと組込みシステム-プロセッサ,メモリ,システムLSI,画像処理及び関連するソフトウェア) |
| サブタイトル（和） | |
| タイトル（英） | Realization of High Performance Computing using Massive-parallel Multi-core GPU : Computational Application of 512 32/64-bit processor cores integrated in a single-chip GPU |
| サブタイトル（和） | |
| キーワード(1)（和/英） | マルチコア / Multi Core |
| キーワード(2)（和/英） | 超並列 / Massive Parallel |
| キーワード(3)（和/英） | Many Cores / Many Cores |
| キーワード(4)（和/英） | GPU / GPU |
| キーワード(5)（和/英） | GPGPU / GPGPU |
| キーワード(6)（和/英） | GPU Computing / GPU Computing |
| キーワード(7)（和/英） | CUDA / CUDA |
| キーワード(8)（和/英） | Fermi / Fermi |
| キーワード(9)（和/英） | Tesla / Tesla |
| 第 1 著者 氏名（和/英） | 馬路 徹 / Toru BAJI |
| 第 1 著者 所属（和/英） | Solution Architect, NVIDIA Japan |
| 発表年月日 | 2010-01-28 |
| 資料番号 | ICD2009-108 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 405 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |