| 講演名 | 2010-01-28 ダイナミック光再構成型ゲートアレイのブロック再構成(プロセッサアーキテクチャ(I),システムLSIアーキテクチャと組込みシステム-プロセッサ,メモリ,システムLSI,画像処理及び関連するソフトウェア) 瀬戸 大作, 渡邊 実, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々は光を用いて動的再構成を実現する光再構成型ゲートアレイを開発している.その中でVLSIの高密度化を実現するダイナミック光再構成型ゲートアレイを提案してきた.本稿では,このダイナミック光再構成型ゲートアレイで部分再構成を行うためのブロックリフレッシュ機能の実装について報告する. |
| 抄録(英) | We have been developing a fast reconfigurable devices, Optically Reconfigurable Gate Arrays (ORGAs). Also, we have proposed a dynamic ORGA architecture that can realize a large gate count gate array. This paper presents a demonstration result of block-by-block partial reconfiguration for the dynamic ORGA architecture. |
| キーワード(和) | FPGA / 光再構成型ゲートアレイ / 部分再構成 / ホログラムメモリ |
| キーワード(英) | FPGAs / Optically Reconfigurable Gate Arrays (ORGAs) / Optical bus / Holographic memories |
| 資料番号 | ICD2009-106 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2010/1/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ダイナミック光再構成型ゲートアレイのブロック再構成(プロセッサアーキテクチャ(I),システムLSIアーキテクチャと組込みシステム-プロセッサ,メモリ,システムLSI,画像処理及び関連するソフトウェア) |
| サブタイトル（和） | |
| タイトル（英） | Block-by-block reconfiguration of a dynamic optically reconfigurable gate array |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGAs |
| キーワード(2)（和/英） | 光再構成型ゲートアレイ / Optically Reconfigurable Gate Arrays (ORGAs) |
| キーワード(3)（和/英） | 部分再構成 / Optical bus |
| キーワード(4)（和/英） | ホログラムメモリ / Holographic memories |
| 第 1 著者 氏名（和/英） | 瀬戸 大作 / Daisaku SETO |
| 第 1 著者 所属（和/英） | 静岡大学大学院工学研究科 Faculty of Engineering, Shizuoka University |
| 第 2 著者 氏名（和/英） | 渡邊 実 / Minoru WATANABE |
| 第 2 著者 所属（和/英） | 静岡大学大学院工学研究科 Faculty of Engineering, Shizuoka University |
| 発表年月日 | 2010-01-28 |
| 資料番号 | ICD2009-106 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 405 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |