| 講演名 | 2009-12-14 加算器におけるクロック周期に応じた遅延エラー率の評価(若手研究会) 右近 祐太, 高橋 篤司, 谷口 研二, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 現在のデジタル回路の多くは大域的なクロックを用いた同期回路である.クロック同期回路における設計では,回路の高性能化のためにクロック周期の短縮が常に求められている.クロック同期方式の中で主流となっている完全同期方式では,フリップフロップ間の最大遅延がクロック周期の下限を与えるため,フリップフロップ間の最大遅延を削減することが大きな設計目標となっているが限界が近付いている.そこで本稿では,フリップフロップ間の最大遅延は入力信号パターンによって変動することに着目し,最大遅延よりも短いクロック周期で回路動作を可能にするエラー検出回復方式の導入を検討する.導入による効果を確認するため,加算器の遅延エラー率を評価し,エラー検出回復方式の導入により加算器の実効クロック周期が短縮することを確認した. |
| 抄録(英) | Currently, digital circuits are mainly realized as synchronous circuits that uses global clocks. In clock-synchronous circuit design, the reduction of clock period has been requested to improve the circuit performance. In complete-synchronous framework that is adopted as de facto standard in clock-synchronous circuit design, the maximum delay between Flip-Flops gives a lower bound of clock period. Therefore, the reduction of the maximum delay between Flip-Flops is pursued, but it approaches the limit. In this paper, we focus on the fact that the maximum delay varies depending on the input signal pattern, and introduce an error-detection-correction mechanism that enables a circuit to work with clock period which is less than the maximum delay. In order to confirm the effect of error-detection-correction mechanism, we evaluate the delay error rate of an adder and confirm that the effective clock period of the adder is reduced by introducing error-detection-correction mechanism. |
| キーワード(和) | エラー検出回復方式 / 遅延時間 / 保持時間 / 遅延エラー率 / 保持エラー率 / 実効クロック周期 |
| キーワード(英) | Error-detection-correction mechanism / delay time / hold time / delay error rate / hold error rate / effective clock period |
| 資料番号 | ICD2009-91 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2009/12/7(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 加算器におけるクロック周期に応じた遅延エラー率の評価(若手研究会) |
| サブタイトル（和） | |
| タイトル（英） | An evaluation of delay error rate of an adder in terms of clock period |
| サブタイトル（和） | |
| キーワード(1)（和/英） | エラー検出回復方式 / Error-detection-correction mechanism |
| キーワード(2)（和/英） | 遅延時間 / delay time |
| キーワード(3)（和/英） | 保持時間 / hold time |
| キーワード(4)（和/英） | 遅延エラー率 / delay error rate |
| キーワード(5)（和/英） | 保持エラー率 / hold error rate |
| キーワード(6)（和/英） | 実効クロック周期 / effective clock period |
| 第 1 著者 氏名（和/英） | 右近 祐太 / Yuuta Ukon |
| 第 1 著者 所属（和/英） | 大阪大学 工学部 電子情報工学科 Department of Engineering Electronics and Information Systems, Osaka University |
| 第 2 著者 氏名（和/英） | 高橋 篤司 / Atsushi Takahashi |
| 第 2 著者 所属（和/英） | 大阪大学 大学院 工学研究科 電気電子情報工学科専攻 Division of Electrical, Electronic and Information Engineering, Osaka University |
| 第 3 著者 氏名（和/英） | 谷口 研二 / Kenji Taniguchi |
| 第 3 著者 所属（和/英） | 大阪大学 大学院 工学研究科 電気電子情報工学科専攻 Division of Electrical, Electronic and Information Engineering, Osaka University |
| 発表年月日 | 2009-12-14 |
| 資料番号 | ICD2009-91 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 336 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |