講演名 2009-12-14
g_m/I_D法を用いた高速・高利得OTAの最適化設計(若手研究会)
小西 貴之, 桝井 昇一,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 微細CMOSにおいても高速・高利得なgain-boosted folded-cascode OTA向けの、g_m/I_Dルックアップ・テーブル法に基づいた最適化設計手法を提案する。この手法では、worst-case設計を考慮し、さらに解析的な手法とシミュレーションによる手法を組み合わせることで、手作業による微調整が不要となった。この手法は、0.18μm CMOSテクノロジにおいて、10-bit 100MS/sのパイプライン型A/D変換器向けのOTA設計に対して有効であることが確認された。
抄録(英) We propose a design optimization flow for a gain-boosted folded-cascode operational transconductance amplifier, which achieves high-speed and high-gain in a scaled CMOS technology, based on g_m/I_D lookup table design methodology. The design flow requires no tweak of circuit parameters by employing worst-case design scenarios and combination of analytical and simulation-based optimization process. The optimization flow is verified for the application to a residue amplifier in a 10-bit 100MS/s pipeline A/D converter in a 0.18μm CMOS technology.
キーワード(和) OTA / 最適化設計 / アナログ設計手法 / 低電力設計
キーワード(英) operational transconductance amplifier / design optimization / analog design methodology / low power design
資料番号 ICD2009-84
発行日

研究会情報
研究会 ICD
開催期間 2009/12/7(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) g_m/I_D法を用いた高速・高利得OTAの最適化設計(若手研究会)
サブタイトル(和)
タイトル(英) Design Optimization of High-Speed, High-Gain OTA with g_m/I_D Lookup Table Method
サブタイトル(和)
キーワード(1)(和/英) OTA / operational transconductance amplifier
キーワード(2)(和/英) 最適化設計 / design optimization
キーワード(3)(和/英) アナログ設計手法 / analog design methodology
キーワード(4)(和/英) 低電力設計 / low power design
第 1 著者 氏名(和/英) 小西 貴之 / Takayuki KONISHI
第 1 著者 所属(和/英) 東北大学
Tohoku University
第 2 著者 氏名(和/英) 桝井 昇一 / Shoichi MASUI
第 2 著者 所属(和/英) 東北大学
Tohoku University
発表年月日 2009-12-14
資料番号 ICD2009-84
巻番号(vol) vol.109
号番号(no) 336
ページ範囲 pp.-
ページ数 6
発行日