| 講演名 | 2009-12-14 積層型MRAMの設計法(若手研究会) 玉井 翔人, 渡辺 重佳, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 低コスト、高速性能、不揮発性を併せ持つスピントランジスタを積層した積層型NAND MRAMを新たに提案した。メモリセルには3方向から書込みビット線を取り囲む形のSGT型のスピントランジスタを導入し、9F^2の微細なセル面積での従来の磁界書込み方式での書き込みを可能にした。DRAMと同程度の高速性能と、1層型NANDフラッシュメモリの約50%の低ビットコストが実現出来る可能性がある事を示した。 |
| 抄録(英) | Design technology of stacked type MRAM using spin transistor has been described. Using 64 layer level cell structure featured by surrounded write bit line. Fast and low cost memory competitive to conventional NAND flash memory will be achieved. |
| キーワード(和) | 不揮発性メモリ / MRAM / 積層構造 / スピントランジスタ |
| キーワード(英) | Non-volatile memory / MRAM / stacked structure / Spin transistor |
| 資料番号 | ICD2009-79 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2009/12/7(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 積層型MRAMの設計法(若手研究会) |
| サブタイトル（和） | |
| タイトル（英） | Design Technology of stacked type MRAM |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 不揮発性メモリ / Non-volatile memory |
| キーワード(2)（和/英） | MRAM / MRAM |
| キーワード(3)（和/英） | 積層構造 / stacked structure |
| キーワード(4)（和/英） | スピントランジスタ / Spin transistor |
| 第 1 著者 氏名（和/英） | 玉井 翔人 / Shouto Tamai |
| 第 1 著者 所属（和/英） | 湘南工科大学大学院電気情報工学専攻 Graduate School of Electrical and Information Engineering, Shonan Institute of Technology |
| 第 2 著者 氏名（和/英） | 渡辺 重佳 / Shigeyoshi Watanabe |
| 第 2 著者 所属（和/英） | 湘南工科大学大学院電気情報工学専攻 Graduate School of Electrical and Information Engineering, Shonan Institute of Technology |
| 発表年月日 | 2009-12-14 |
| 資料番号 | ICD2009-79 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 336 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |