講演名 2009-12-02
Tailbiting BIPを用いたWiMAX用ターボデコーダ(デザインガイア2009-VLSI設計の新しい大地)
新井 宏明, 宮本 直人, 小谷 光司, 藤澤 久典, 伊藤 隆司,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本稿では、WiMAX用ターボデコーダにおける高スループットと高いエネルギー効率を得るための方法としてTailbiting block-interleave pipelining (BIP)を提案する。従来のSliding Window (SW)方式のターボデコーダではウォームアップ処理に多大なエネルギーと時間を要し、またパイプラインを深くするとメモリ面積が大きくなるという問題があった。そこで本研究ではSWを用いる代わりにTailbiting方式を用いた。その結果、ウォームアップ計算を50%以上減らすことができ、メモリサイズもパイプライン段数によらず一定にすることができた。今回の試作では0.18μmのテクノロジーを用いてパイプライン段数が4段のTailbiting BIP方式のWiMAX用ターボデコーダを作成した。面積は2.4mm^2となり最大周波数は99MHzとなった。スループットは45Mbps/iterで3.11nJ/b/iterのエネルギー効率となった。
抄録(英) In this paper, a tailbiting block-interleaved pipelining (BIP) architecture is proposed for high-throughput and energy efficient WiMAX turbo decoders. Conventional sliding window (SW) BIP turbo decoders suffer from many warm-up calculations and large memory size when the number of pipeline stages is increased. Instead of the SW, we combined the tailbiting method with BIP. Consequently, more than 50% of the warm-up calculation was reduced, and necessary memory size became constant. We have implemented a tailbiting BIP WiMAX turbo decoder with four pipeline stages in the area of 2.4mm^2 using a 0.18μm CMOS technology. The chip achieves 45 Mbps/iter and 3.11 nJ/b/iter at 99 MHz operation.
キーワード(和) WiMAX / ターボデコーダ / Block Interleaved Pipelining (BIP) / tailbiting / MAX-Log MAP
キーワード(英) WiMAX / turbo decoder / Block Interleaved Pipelining (BIP) / tailbiting / MAX-Log MAP
資料番号 CPM2009-136,ICD2009-65
発行日

研究会情報
研究会 ICD
開催期間 2009/11/25(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) Tailbiting BIPを用いたWiMAX用ターボデコーダ(デザインガイア2009-VLSI設計の新しい大地)
サブタイトル(和)
タイトル(英) A WiMAX Turbo Decoder with Tailbiting BIP Architecture
サブタイトル(和)
キーワード(1)(和/英) WiMAX / WiMAX
キーワード(2)(和/英) ターボデコーダ / turbo decoder
キーワード(3)(和/英) Block Interleaved Pipelining (BIP) / Block Interleaved Pipelining (BIP)
キーワード(4)(和/英) tailbiting / tailbiting
キーワード(5)(和/英) MAX-Log MAP / MAX-Log MAP
第 1 著者 氏名(和/英) 新井 宏明 / Hiroaki ARAI
第 1 著者 所属(和/英) 東北大学大学院工学研究科
Graduate School of Electronic Engineering, Tohoku University
第 2 著者 氏名(和/英) 宮本 直人 / Naoto MIYAMOTO
第 2 著者 所属(和/英) 東北大学未来科学技術共同研究センター
New Industry Creation Hatchery Center (NICHe), Tohoku University
第 3 著者 氏名(和/英) 小谷 光司 / Koji KOTANI
第 3 著者 所属(和/英) 東北大学大学院工学研究科
Graduate School of Electronic Engineering, Tohoku University
第 4 著者 氏名(和/英) 藤澤 久典 / Hisanori FUJISAWA
第 4 著者 所属(和/英) 株式会社富士通研究所
Fujitsu Laboratories Ltd.
第 5 著者 氏名(和/英) 伊藤 隆司 / Takashi ITO
第 5 著者 所属(和/英) 東北大学大学院工学研究科
Graduate School of Electronic Engineering, Tohoku University
発表年月日 2009-12-02
資料番号 CPM2009-136,ICD2009-65
巻番号(vol) vol.109
号番号(no) 318
ページ範囲 pp.-
ページ数 6
発行日