講演名 2010-03-05
マルチタイミング動作並列PFD構成による低雑音Ku帯PLL-IC(学生研究会/一般)
堤 恒次, 高橋 貴紀, 下沢 充弘, 小牧 昌彦, 末松 憲治,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) PLLの出力位相雑音を低減するには,位相周波数比較器(PFD)を並列化する構成が有効である.しかし,並列化した回路で発生する雑音に相関かあると,位相雑音低減量は理論値に比べて劣化する.ここでは,並列化したPFDを異なるタイミングで動作させることにより,低雑音化の効果を高めるPLLを提案する.提案構成のPLL-ICを,0.18μm SiGe BiCMOSプロセスを用いて試作し,Ku帯にて実測した結果,単純な並列PFD構成に比べて,位相雑音低減効果が高いことを確認した.
抄録(英) A Parallel PFD configuration is effective for reducing the PLL phase noise. However, the phase noise reduction will degrade if the output noise of each PFD has some correlation. This paper proposes novel parallel PFD configuration with multiple timing operation. The proposed parallel PFD PLL-IC is fabricated in 0.18um SiGe BiCMOS process, and demonstrated in Ku-band, realizing higher effect of phase noise reduction compared to the conventional parallel PFD configuration.
キーワード(和) PLL / 位相雑音 / PFD / 並列構成
キーワード(英) PLL / Phase Noise / PFD / Parallel Configuration
資料番号 MW2009-210
発行日

研究会情報
研究会 MW
開催期間 2010/2/25(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Microwaves (MW)
本文の言語 JPN
タイトル(和) マルチタイミング動作並列PFD構成による低雑音Ku帯PLL-IC(学生研究会/一般)
サブタイトル(和)
タイトル(英) A Low Noise Ku-band PLL-IC using Parallel PFD with Multiple Timing Operation
サブタイトル(和)
キーワード(1)(和/英) PLL / PLL
キーワード(2)(和/英) 位相雑音 / Phase Noise
キーワード(3)(和/英) PFD / PFD
キーワード(4)(和/英) 並列構成 / Parallel Configuration
第 1 著者 氏名(和/英) 堤 恒次 / Koji TSUTSUMI
第 1 著者 所属(和/英) 三菱電機株式会社
Mitsubishi Electric Corporation
第 2 著者 氏名(和/英) 高橋 貴紀 / Yoshinori TAKAHASHI
第 2 著者 所属(和/英) 三菱電機株式会社
Mitsubishi Electric Corporation
第 3 著者 氏名(和/英) 下沢 充弘 / Mitsuhiro SHIMOZAWA
第 3 著者 所属(和/英) 三菱電機株式会社
Mitsubishi Electric Corporation
第 4 著者 氏名(和/英) 小牧 昌彦 / Masahiko KOMAKI
第 4 著者 所属(和/英) 三菱電機株式会社
Mitsubishi Electric Corporation
第 5 著者 氏名(和/英) 末松 憲治 / Noriharu SUEMATSU
第 5 著者 所属(和/英) 三菱電機株式会社
Mitsubishi Electric Corporation
発表年月日 2010-03-05
資料番号 MW2009-210
巻番号(vol) vol.109
号番号(no) 431
ページ範囲 pp.-
ページ数 4
発行日