| 講演名 | 2010-03-28 演算器アレイ型プロセッサのための命令スケジューラの設計と評価(コンピュータシステム技術3,組込み技術とネットワークに関するワークショップETNET2010) 吉村 和浩, 上利 宗久, 中田 尚, 中島 康彦, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々は,画像処理などのさまざまなワークロードの電力効率を改善し,汎用VLIW命令列を実行できるプログラマビリティを備える線形アレイ型プロセッサを提案している.本稿では,演算器アレイに動的にVLIW命令列を割り当てることで,演算器ネットワークを効率的に設定するLAPP向け命令スケジューラを提案する.提案スケジューラは演算器の一斉動作前に行うデータ・プリフェッチ時間を利用し,複数サイクルを使って、レジスタリネーミングおよび演算器間のネットワーク設定を行う.HDL記述での設計より,単純連結モデルと比較して,提案スケジューラの回路規模は43%となり,遅延時間は70%であることが明らかになった.また,提案スケジューラは演算器アレイ型プロセッサの面積オーバヘッドおよびクリティカルパスにならないことがわかった. |
| 抄録(英) | Recently, we have proposed Linear Array Pipeline Processor (LAPP) that improves energy efficiency for various workloads like image processing and maintains programmability by working on VLIW codes. In this paper, we proposed an instruction scheduler for LAPP to fully exploit the array execution functional units (FUs) and bypass networks by mapping the VLIW codes into the FUs dynamically. The dynamic scheduling can be finished within multi-cycles during a data prefetching before the FUs work concurrently. According to its design with HDL, the proposed scheduler has become the circuit area to 43% and the delay to 70% compared to a straightforward model. The scheduling also does not have any critical path in an FU array processor with the small footprint. |
| キーワード(和) | 命令スケジューリング / 演算器アレイ / リコンフィギャラブルアーキテクチャ |
| キーワード(英) | instruction scheduling / array execution units / reconfigurable architecture |
| 資料番号 | CPSY2009-94,DC2009-91 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2010/3/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 演算器アレイ型プロセッサのための命令スケジューラの設計と評価(コンピュータシステム技術3,組込み技術とネットワークに関するワークショップETNET2010) |
| サブタイトル（和） | |
| タイトル（英） | Design and Evaluation of An Instruction Scheduler for FU Array Processor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 命令スケジューリング / instruction scheduling |
| キーワード(2)（和/英） | 演算器アレイ / array execution units |
| キーワード(3)（和/英） | リコンフィギャラブルアーキテクチャ / reconfigurable architecture |
| 第 1 著者 氏名（和/英） | 吉村 和浩 / Kazuhiro YOSHIMURA |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 上利 宗久 / Munehisa AGARI |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 中田 尚 / Takashi NAKADA |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 4 著者 氏名（和/英） | 中島 康彦 / Yasuhiko NAKASHIMA |
| 第 4 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 発表年月日 | 2010-03-28 |
| 資料番号 | CPSY2009-94,DC2009-91 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 474 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |