| 講演名 | 2010-03-27 NoCを利用した特定用途向けシステムのスループットを向上するIPコアトポロジ決定手法(コンピュータシステム技術2,組込み技術とネットワークに関するワークショップETNET2010) 打越 寛, 杉原 真, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 半導体微細化の進行に起因して,配線遅延がゲート遅延よりも相対的に増加している.今後はオンチップ通信にかかる時間が性能を決定づけると考えられる.Network-on-Chip (NoC)は.短い配線で接続した接続構造を持つ通信アーキテクチャである.本稿は,特定用途向けシステムにNoCを応用する事を考え,設計に利用するIPコアとNoCによってスループットを向上する手法を提案する.通信スループットの定式化を行い,通信スループットを最大化するIPコア割当てを求める手法を提案する.NoCシミュレータによる実験の結果,提案手法によって求めたIPコア割当てが高い通信スループットを実現する事を確認した. |
| 抄録(英) | The continuous effort in shrinking the size of a transistor causes a wire delay to increase relatively faster than a gate delay. On-chip communication will be a major factor to determine the performance of a computer system. Network-on-Chip is one of a communication architecture that interconnect with shortly link. This paper proposes a design technique for embedded systems which uses a regular network topology as a communication topology and automatically maps IP cores onto the topology so that the high communication throughput is achieved. Our design technique formulate communication throughput, then decide an IP core topology that maximize communication throughput. We also experimentally confirmed that out design technique achieved high communication throughput. |
| キーワード(和) | ネットワークオンチップ / 特定用途向けシステム / スループット向上 / IPコア / トポロジ / 最適化 |
| キーワード(英) | Network-on-Chip / Embedded system / throughput improvement / IP core / topology / optimization |
| 資料番号 | CPSY2009-88,DC2009-85 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2010/3/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | NoCを利用した特定用途向けシステムのスループットを向上するIPコアトポロジ決定手法(コンピュータシステム技術2,組込み技術とネットワークに関するワークショップETNET2010) |
| サブタイトル（和） | |
| タイトル（英） | A Topology Decision Approach of IP Cores for Throughput Improvement of Application Specific NoC System |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ネットワークオンチップ / Network-on-Chip |
| キーワード(2)（和/英） | 特定用途向けシステム / Embedded system |
| キーワード(3)（和/英） | スループット向上 / throughput improvement |
| キーワード(4)（和/英） | IPコア / IP core |
| キーワード(5)（和/英） | トポロジ / topology |
| キーワード(6)（和/英） | 最適化 / optimization |
| 第 1 著者 氏名（和/英） | 打越 寛 / Hiroshi UCHIKOSHI |
| 第 1 著者 所属（和/英） | 豊橋技術科学大学 Toyohashi University of Technology |
| 第 2 著者 氏名（和/英） | 杉原 真 / Makoto SUGIHARA |
| 第 2 著者 所属（和/英） | 豊橋技術科学大学:独立行政法人科学技術振興機構,JST Toyohashi University of Technology:Japan Science and Technology Agency, JST |
| 発表年月日 | 2010-03-27 |
| 資料番号 | CPSY2009-88,DC2009-85 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 474 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |