講演名 | 2010-01-14 閾値電圧制御性に優れたノーマリオフAlGaN/GaN HFET(化合物半導体デバイス及び超高周波デバイス/一般) 大田 一樹, 遠藤 一臣, 岡本 康宏, 安藤 裕二, 宮本 広信, 嶋脇 秀徳, |
||||||
---|---|---|---|---|---|---|---|
PDFダウンロードページ | PDFダウンロードページへ | ||||||
抄録(和) | パワーエレクトロニクス応用に向け、閾値制御性に優れたノーマリオフ動作リセスゲートAlGaN/GaN HFETを開発した.本研究では、リセスゲートHFETにおいて高い閾値制御性・面内均一性と低いオン抵抗を両立するため、新たに分極電荷中和構造を提案する.この分極電荷中和構造では、ゲートリセス底面が形成される分極電荷中和層の機能として、ゲート電極下で各層が発生する正・負の分極電荷が完全に相殺される.この結果、閾値電圧はゲート-チャネル間距離に依存しなくなり、閾値制御性が向上する.分極電荷中和構造を適用してシリコン基板上に作製したAlGaN/GaN HFETは、ノーマリオフ動作(V_ | =+0.52V)を示すとともに、良好な閾値電圧の面内均一性(σV_ | =18mV)を示した.さらに、作製したMISゲートHFETにおいて、低いオン抵抗(R_ | ||||
抄録(英) | In this paper, we successfully demonstrate a recessed gate normally-off AlGaN/GaN HFET on a silicon substrate with high threshold voltage(V_ | )uniformity and low on-resistance. In order to realize high V_ | uniformity, a novel V_ | control technique is proposed, which we call "piezo neutralization technique". This technique includes a piezo neutralization(PNT)layer formed at the bottom of the gate recess. Since the PNT layer neutralizes the polarization charges under the gate, the V_ | comes to be independent of the gate-to-channel span. The fabricated normally-off GaN FET with PNT structure exhibits an excellent V_ | uniformity(σV_ | =18mV)and a state-of-the-art combination of the specific on-resistance(R_ |
キーワード(和) | 窒化ガリウム / 電界効果トランジスタ / エンハンスメントモード / ノーマリオフ / 均一性 / リセス | ||||||
キーワード(英) | GaN / AlGaN / FET / E-mode / normally-off / uniformity / recessed gate | ||||||
資料番号 | ED2009-189,MW2009-172 | ||||||
発行日 |
研究会情報 | |
研究会 | ED |
---|---|
開催期間 | 2010/1/6(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Electron Devices (ED) |
---|---|
本文の言語 | JPN |
タイトル(和) | 閾値電圧制御性に優れたノーマリオフAlGaN/GaN HFET(化合物半導体デバイス及び超高周波デバイス/一般) |
サブタイトル(和) | |
タイトル(英) | A Normally-off AlGaN/GaN HFET with High Threshold Voltage Uniformity |
サブタイトル(和) | |
キーワード(1)(和/英) | 窒化ガリウム / GaN |
キーワード(2)(和/英) | 電界効果トランジスタ / AlGaN |
キーワード(3)(和/英) | エンハンスメントモード / FET |
キーワード(4)(和/英) | ノーマリオフ / E-mode |
キーワード(5)(和/英) | 均一性 / normally-off |
キーワード(6)(和/英) | リセス / uniformity |
第 1 著者 氏名(和/英) | 大田 一樹 / Kazuki OTA |
第 1 著者 所属(和/英) | NECナノエレクトロニクス研究所 Nano Electronics Research Laboratories, NEC Corporation |
第 2 著者 氏名(和/英) | 遠藤 一臣 / Kazuomi ENDO |
第 2 著者 所属(和/英) | NECナノエレクトロニクス研究所 Nano Electronics Research Laboratories, NEC Corporation |
第 3 著者 氏名(和/英) | 岡本 康宏 / Yasuhiro OKAMOTO |
第 3 著者 所属(和/英) | NECナノエレクトロニクス研究所 Nano Electronics Research Laboratories, NEC Corporation |
第 4 著者 氏名(和/英) | 安藤 裕二 / Yuji ANDO |
第 4 著者 所属(和/英) | NECナノエレクトロニクス研究所 Nano Electronics Research Laboratories, NEC Corporation |
第 5 著者 氏名(和/英) | 宮本 広信 / Hironobu Miyamoto |
第 5 著者 所属(和/英) | NECナノエレクトロニクス研究所 Nano Electronics Research Laboratories, NEC Corporation |
第 6 著者 氏名(和/英) | 嶋脇 秀徳 / Hidenori SHIMAWAKI |
第 6 著者 所属(和/英) | NECナノエレクトロニクス研究所 Nano Electronics Research Laboratories, NEC Corporation |
発表年月日 | 2010-01-14 |
資料番号 | ED2009-189,MW2009-172 |
巻番号(vol) | vol.109 |
号番号(no) | 360 |
ページ範囲 | pp.- |
ページ数 | 5 |
発行日 |