| 講演名 | 2010-05-14 Xilinx Virtex-5 FPGAのDSP48Eブロックを用いたコラッツ予想の検証の効率的実装(システムアーキテクチャ) 伊藤 靖朗, 中野 浩嗣, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 任意の正の数に対して,偶数のときその数を2で割り,奇数のとき3倍して1を加えるという操作を考える.コラッツ予想は,すべての正の数nに対して上記の操作を繰り返すと最終的に1になるという予想である.本論文では,乗算器と加算器を一つずつ持つXilinx Virtex-5 FPGAのDSP48Eブロックを用いたコラッツ予想の検証の効率的実装を紹介する.我々はVertex-5シリーズのFPGA XC5VSX50T-1を用いて検証プロセッサを実装し,評価をおこなった.その結果として,本手法は,1秒間に3.88×10^8個の64ビットの数が検証可能であることを確認した. |
| 抄録(英) | Consider the following operation on an arbitrary positive number: if the number is even, divide it by two, and if the number is odd, triple it and add one. The Collatz conjecture asserts that, starting from any positive number m, repeated iteration of the operations eventually produces the value 1. The main contribution of this paper is to present an efficient implementation of a coprocessor that performs the exhaustive search to verify the Collatz conjecture using a DSP48E Xilinx Virtex-5 blocks, each of which contains one multiplier and one adder. The experimental results show that, our coprocessor can verify 3.88×10^8 64-bit numbers per second. |
| キーワード(和) | ハードウェアアルゴリズム / コラッツ予想 / FPGA実装 / DSPブロック / ブロックRAM |
| キーワード(英) | Hardware Algorithm / Collatz conjecture / FPGA Implementation / DSP blocks / block RAMs |
| 資料番号 | RECONF2010-15 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2010/5/6(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | Xilinx Virtex-5 FPGAのDSP48Eブロックを用いたコラッツ予想の検証の効率的実装(システムアーキテクチャ) |
| サブタイトル（和） | |
| タイトル（英） | An Efficient Implementation of Exhaustive Verification of the Collatz Conjecture using DSP48E blocks of Xilinx Virtex-5 FPGAs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ハードウェアアルゴリズム / Hardware Algorithm |
| キーワード(2)（和/英） | コラッツ予想 / Collatz conjecture |
| キーワード(3)（和/英） | FPGA実装 / FPGA Implementation |
| キーワード(4)（和/英） | DSPブロック / DSP blocks |
| キーワード(5)（和/英） | ブロックRAM / block RAMs |
| 第 1 著者 氏名（和/英） | 伊藤 靖朗 / Yasuaki ITO |
| 第 1 著者 所属（和/英） | 広島大学大学院工学研究科 Department of Information Engineering, Hiroshima University |
| 第 2 著者 氏名（和/英） | 中野 浩嗣 / Koji NAKANO |
| 第 2 著者 所属（和/英） | 広島大学大学院工学研究科 Department of Information Engineering, Hiroshima University |
| 発表年月日 | 2010-05-14 |
| 資料番号 | RECONF2010-15 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 32 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |