| 講演名 | 2010-05-14 複数FPGA上で動作するスケーラブルアレイプロセッサのためのGALS設計(システムアーキテクチャ) 王 陸洲, 佐野 健太郎, 山本 悟, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々はシステムの規模に対しスケーラブルな高性能差分法計算を実現するため、シストリック計算メモリアーキテクチャを提案している。本アーキテクチャは完全並列に計算を実行可能なアレイ構造を持ち、多数のFPGAを用いることにより、ハードウェア資源に比例したスケーラブルな計算性能を実現する。しかし、現実問題として、多数のFPGAを用いる場合、必然的に異なる複数のクロックドメインを扱うことになり、広域非同期局所同期(GALS)設計が不可欠である。本論文では、異なるクロックドメイン間での非同期通信を可能とし、データ同期を保証する差分法専用計算機のためのGALS設計を提案する。ALTERA社のStratix III FPGAを用いて試作実装を行い、提案するGALS設計のオーバーヘッドは動作周波数とハードウェア資源消費の点において十分に小さく、また、必要最低限のストールしか発生しないことから、本計算機が持つ本来のスケーラビリティは損なわれないことを明らかにする。 |
| 抄録(英) | So far we have proposed systolic computational-memory(SCM)architecture for high-performance and scalable computation based on the finite difference methods. The SCM architecture has a completely parallel array structure to achieve scalable performance to the increased hardware resources of a multi-FPGA system. The problem is that real-world implementation requires globally asynchronous and locally synchronous(GALS)design for scalably operating over multiple FPGAs with different clock domains. This paper presents GALS design of SCM arrays(SCMA)for asynchronous communication and a stall mechanism to guarantee the data synchronization among processing elements of different clock domains. Prototype implementation with ALTERA Stratix III FPGAs shows that the proposed design does not give a big overhead in operating frequency and hardware resource utilization. We also evaluate the scalability of the SCMA over multiple FPGAs considering actual stall cycles. |
| キーワード(和) | 専用計算機 / 差分法 / FPGA / GALS |
| キーワード(英) | custom computing machines / difference scheme / FPGA / GALS |
| 資料番号 | RECONF2010-13 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2010/5/6(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 複数FPGA上で動作するスケーラブルアレイプロセッサのためのGALS設計(システムアーキテクチャ) |
| サブタイトル（和） | |
| タイトル（英） | GALS Design for Scalable Array Processors Operating on Multiple FPGAs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 専用計算機 / custom computing machines |
| キーワード(2)（和/英） | 差分法 / difference scheme |
| キーワード(3)（和/英） | FPGA / FPGA |
| キーワード(4)（和/英） | GALS / GALS |
| 第 1 著者 氏名（和/英） | 王 陸洲 / Luzhou WANG |
| 第 1 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 第 2 著者 氏名（和/英） | 佐野 健太郎 / Kentaro SANO |
| 第 2 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 第 3 著者 氏名（和/英） | 山本 悟 / Satoru YAMAMOTO |
| 第 3 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 発表年月日 | 2010-05-14 |
| 資料番号 | RECONF2010-13 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 32 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |