| 講演名 | 2010-05-13 高精度な科学技術計算エンジン向きディジットシリアル浮動小数点演算器(リコンフィギャラブルアーキテクチャ) 谷川 一哉, 伴 大雅, 弘中 哲夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本研究室では,8倍精度浮動小数点演算を対象として,一般的に使われているパラレル浮動小数点演算器に対し,小面積のまま高い演算精度を実現できるディジットシリアル浮動小数点演算器(DSFP演算器)を開発している.パラレル浮動小数点演算器と比較して,DSFP演算器はレイテンシでは劣るが小面積に実現できるため,同じチップ内により多くの演算器を搭載でき,その結果,高いスループット性能が期待できる.本研究では8倍精度のDSFP演算器を実装し,パラレル浮動小数点演算器と面積あたりのスループットを比較した結果,8倍精度のDSFP乗算器で3.3倍の性能を得る事ができた.また消費電力あたりのスループットを比較したところDSFP乗算器で5.01 倍の性能を得る事ができた. |
| 抄録(英) | We have developed digit serial floating point(DSFP)units that are possible to achieve high precision calculation in a small chip area compared with bit parallel floating point units. Since DSFP unit can be implemented in a small chip area, much more units are possible to be equipped in the same chip size, compared to the bit parallel FPUs. So even if the performance of the single DSFP unit may be low, we can expect it to achieve higher throughput performance. We implemented DSFPU(multiply unit)with octuple precision; it achieves 3.3 times higher throughput performance in same chip size, compared with parallel FPU. Further, in the condition of same chip area, the DSFPU achieves 15.7% of power consumption. |
| キーワード(和) | 8倍精度浮動小数点演算 / ディジットシリアル演算 / 小面積 / 高スループット |
| キーワード(英) | Octuple precision / Digit serial computation / small chip size / high throughput |
| 資料番号 | RECONF2010-6 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2010/5/6(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高精度な科学技術計算エンジン向きディジットシリアル浮動小数点演算器(リコンフィギャラブルアーキテクチャ) |
| サブタイトル（和） | |
| タイトル（英） | Digit-Serial Floating Point Unit for High Precision Scientific Computation Engine |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 8倍精度浮動小数点演算 / Octuple precision |
| キーワード(2)（和/英） | ディジットシリアル演算 / Digit serial computation |
| キーワード(3)（和/英） | 小面積 / small chip size |
| キーワード(4)（和/英） | 高スループット / high throughput |
| 第 1 著者 氏名（和/英） | 谷川 一哉 / Kazuya TANIGAWA |
| 第 1 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Science, Hiroshima City University |
| 第 2 著者 氏名（和/英） | 伴 大雅 / Taiga BAN |
| 第 2 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Science, Hiroshima City University |
| 第 3 著者 氏名（和/英） | 弘中 哲夫 / Tetsuo HIRONAKA |
| 第 3 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Science, Hiroshima City University |
| 発表年月日 | 2010-05-13 |
| 資料番号 | RECONF2010-6 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 32 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |