| 講演名 | 2010-05-13 動的再構成プロセッサアレイMuCCRA-3のマルチコア化の研究(リコンフィギャラブルアーキテクチャ) 佐々木 瑛一, 齊藤 貴樹, 木村 優之, 天野 英晴, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年,モバイル機器の多機能化に伴い,機能要求及び性能要求を満たすため,多くの専用ハードウェアを搭載する必要が出てきている.しかし,搭載する専用ハードウェアが増加すると,開発に掛かるコスト,時間さらに面積や消費電力が大きな問題となる.この問題を解決するハードウェアとして,動的再構成プロセッサアレイ(Dynamically Reconfigurable Processor Array, DRPA)が注目されている.DRPAは演算器の配列,演算器配列間の接続を切り替えるスイッチ,構成情報を保持するためのメモリ,構成情報を選択するコントローラなどから構成される.DRPAは,構成情報を必要に応じてメモリから読み込むことで回路の再構成を行うことができる,非常に柔軟性の高いアーキテクチャである.複数の専用ハードウェアの代替ハードウェアとして,DRPAを利用するためには,性能要求を満たすよう,DRPAを拡張する必要がある.本研究では,我々が開発しているDRPA,MuCCRA-3に対してマルチコア化を施し,DRPAのマルチコア化についての評価・検討を行った.MuCCRRA-3にコアへのタスク割り振り機構,コア間及び外部とのデータ転送バッファを実装し,MuCCRA-3 Multicore(MuCCRA-3M)を設計した.評価としてシングルコアのMuCCRA-3との面積比較及び3タスクのアプリケーション実行による性能比較を行った.性能評価において,3コアを利用したタスクのパイプライン実行により,シングルコアのMuCCRA-3と比較して,約2.7倍の性能を発揮することができた. |
| 抄録(英) | Recently, since a mobile device is required to provide various functions, a lot of specialized hardware modules must be embedded to fulfill required functions and performance. However, increasing number of embedded specialized hardware causes problems about developmental cost, area and power consumption. For solving these problems, Dynamically Reconfigurable Processor Array(DRPA)attracts attention as a flexible accelerator instead of specialized hardware. For using DRPAs instead of multiple specialized hardware, a single PE array often cannot support enough performance. That is, multi-core DRPA has become popular. In this study, we extended a DRPA MuCCRA-3 to a multi-core system, and evaluated its area and performance. By attaching a multi-task allocation mechanism, transfer buffer for cores, and shared memory to multiple MuCCRA-3 arrays, MuCCRA-3 Multicore(MuCCRA-3M)is formed. As a result of performance evaluation, 3-core MuCCRA-3M achieves about 2.7 times better performance than a single-core MuCCRA-3, by using pipelined task execution. |
| キーワード(和) | 動的リコンフィギャラブルシステム / マルチコアシステム / 組込み用システム |
| キーワード(英) | Dynamically Reconfigurable System / Multi-core System / Embedded System |
| 資料番号 | RECONF2010-4 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2010/5/6(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 動的再構成プロセッサアレイMuCCRA-3のマルチコア化の研究(リコンフィギャラブルアーキテクチャ) |
| サブタイトル（和） | |
| タイトル（英） | A study on multicore designed MuCCRA-3: dynamically reconfigurable processor array |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的リコンフィギャラブルシステム / Dynamically Reconfigurable System |
| キーワード(2)（和/英） | マルチコアシステム / Multi-core System |
| キーワード(3)（和/英） | 組込み用システム / Embedded System |
| 第 1 著者 氏名（和/英） | 佐々木 瑛一 / Eiichi SASAKI |
| 第 1 著者 所属（和/英） | 慶応義塾大学理工学部 Faculty of science and Technology, Keio University |
| 第 2 著者 氏名（和/英） | 齊藤 貴樹 / Yoshiki SAITO |
| 第 2 著者 所属（和/英） | 慶応義塾大学理工学部 Faculty of science and Technology, Keio University |
| 第 3 著者 氏名（和/英） | 木村 優之 / Masayuki KIMURA |
| 第 3 著者 所属（和/英） | 慶応義塾大学理工学部 Faculty of science and Technology, Keio University |
| 第 4 著者 氏名（和/英） | 天野 英晴 / Hideharu AMANO |
| 第 4 著者 所属（和/英） | 慶応義塾大学理工学部 Faculty of science and Technology, Keio University |
| 発表年月日 | 2010-05-13 |
| 資料番号 | RECONF2010-4 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 32 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |