講演名 2010-05-13
FPGAを用いた全探索法による可変ブロックサイズ動き予測の実現(リコンフィギャラブル応用1)
浅野 修一, 鄭 智舜, 丸山 勉,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本論文では,FPGAを用いた全探索法による可変ブロックサイズ動き予測の計算手法を示す.我々の手法では,参照フレームが格納されているオフチップメモリと,探索領域のデータがキャッシュされているオンチップメモリへのアクセスを低減させるため,符号化対象フレームのマクロブロックのスキャン方向と探索領域における適合計算のスキャン方向を最適化した.この手法によって,探索範囲が[-32,+32]×[-32,+32]のとき,DVDサイズでリアルタイム処理を実現した.我々の手法は実用的な範囲においてスケーラブルであり,探索範囲が[-64,+64]×[-64,+64]のとき,回路規模が16倍の大きさになるが,HDサイズでリアルタイム処理を実現できる.この場合,マクロブロックのサイズを64×64画素まで拡大することができる.
抄録(英) In this paper, we propose an approach for full-search variable block size motion estimation using an FPGA. We can realize the real-time processing of DVD frames with a small size FPGA when the search range is [-32,+32]×[-32,+32]. Our approach is scalable in the practical range, and can realize the real-time processing of HD frames when the search range is [-64,+64]×[-64,+64], though it requires 16 times hardware resources. In this case, it is possible to enlarge the size of the macroblock to 64 × 64 pixels.
キーワード(和) FPGA / 全探索法 / 動き補償 / 動画像圧縮処理
キーワード(英) FPGA / Full-search / Motion Estimation
資料番号 RECONF2010-2
発行日

研究会情報
研究会 RECONF
開催期間 2010/5/6(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Reconfigurable Systems (RECONF)
本文の言語 JPN
タイトル(和) FPGAを用いた全探索法による可変ブロックサイズ動き予測の実現(リコンフィギャラブル応用1)
サブタイトル(和)
タイトル(英) An FPGA implementation of Full-search variable block size motion Estimation
サブタイトル(和)
キーワード(1)(和/英) FPGA / FPGA
キーワード(2)(和/英) 全探索法 / Full-search
キーワード(3)(和/英) 動き補償 / Motion Estimation
キーワード(4)(和/英) 動画像圧縮処理
第 1 著者 氏名(和/英) 浅野 修一 / Shuichi ASANO
第 1 著者 所属(和/英) 筑波大学システム情報工学研究科
Systems and Information Engineering, University of Tsukuba
第 2 著者 氏名(和/英) 鄭 智舜 / ZhiShun ZHENG
第 2 著者 所属(和/英) 筑波大学システム情報工学研究科
Systems and Information Engineering, University of Tsukuba
第 3 著者 氏名(和/英) 丸山 勉 / Tsutomu MARUYAMA
第 3 著者 所属(和/英) 筑波大学システム情報工学研究科
Systems and Information Engineering, University of Tsukuba
発表年月日 2010-05-13
資料番号 RECONF2010-2
巻番号(vol) vol.110
号番号(no) 32
ページ範囲 pp.-
ページ数 6
発行日