| 講演名 | 2010-01-26 SD数表現を用いた剰余演算回路設計とその性能評価(演算器最適化設計,FPGA応用及び一般) 張 明達, 魏 書剛, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | SD(Signed-Digit)数表現を剰余数演算に導入することにより、SD数加算が並列行えるため、剰余数系における算術演算は高速になる。本稿では、SD数剰余加算回路の内部データ表現に着目し、2進数表現の桁上げと中間和を生成することにより、内部での演算量を減らす。また、2^n+μ(1<μ<2^ |
| 抄録(英) | In this paper, residue arithmetic circuits using SD(Signed-Digit)number representation are proposed. To simplify the SD residue adder, new addition rules are used for generating the intermediate sum and carry with a binary number representation. By using the new coding method, the proposed residue addition requires less hardware and short delay time than previous one. Moreover, residue multipliers using the SD residue adders are also designed with the inputs and outputs by SD number and binary number representation. The performance evaluation of the residue arithmetic circuits are discussed by comparing with an efficient Diminished-One modulo 2^n+1 multiplier. As a result, the design and simulation results of proposed residue arithmetic circuits show that high speed arithmetic circuits can be obtained. |
| キーワード(和) | Signed-Digit(SD)数 / 剰余数系 / SD数剰余加算 / SD数剰余乗算 / 2進数剰余演算 |
| キーワード(英) | SD(signed-Digit) number representation / residue number system / SD modulo addition / SD modulo multiplication / Binary modulo arithmetic |
| 資料番号 | VLD2009-81,CPSY2009-63,RECONF2009-66 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2010/1/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | SD数表現を用いた剰余演算回路設計とその性能評価(演算器最適化設計,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Implementation Method and Performance Evaluation of Residue Arithmetic Circuits Using Signed-Digit Number Representation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Signed-Digit(SD)数 / SD(signed-Digit) number representation |
| キーワード(2)（和/英） | 剰余数系 / residue number system |
| キーワード(3)（和/英） | SD数剰余加算 / SD modulo addition |
| キーワード(4)（和/英） | SD数剰余乗算 / SD modulo multiplication |
| キーワード(5)（和/英） | 2進数剰余演算 / Binary modulo arithmetic |
| 第 1 著者 氏名（和/英） | 張 明達 / Mingda ZHANG |
| 第 1 著者 所属（和/英） | 群馬大学大学院工学研究科生産システム工学専攻 Department of Computer Science, Gunma University |
| 第 2 著者 氏名（和/英） | 魏 書剛 / Shugang WEI |
| 第 2 著者 所属（和/英） | 群馬大学大学院工学研究科生産システム工学専攻 Department of Computer Science, Gunma University |
| 発表年月日 | 2010-01-26 |
| 資料番号 | VLD2009-81,CPSY2009-63,RECONF2009-66 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 395 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |