| 講演名 | 2009-12-04 H.264エンコーダのコア関数のSTPエンジンへの実装(アプリケーションとシミュレーション,デザインガイア2009 VLSI設計の新しい大地) 高松 慶洋, 天野 英晴, 戸井 崇雄, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | H.264では従来の動画圧縮規格に比べて、はるかに高い圧縮効率が得られることが特徴であるが、そのために圧縮に必要な計算量が膨大となる。このため、組み込み用CPUのソフトウェアで実装する方法では十分な性能を実現することができない。動的リコンフィギャラブルプロセッサは、高い性能と低消費電力を実現する柔軟性のあるオフロードエンジンとして注目されている。しかし、H.264エンコーダのオフローディングに関して、実例の報告は少ない。これは、現在のH.264のエンコード処理が非常に複雑なので、複数のタスクの動的リコンフィギャラブルプロセッサへのオフロードが難しい点にある。NECエレクトロニクス社のDRP1の次世代の動的リコンフィギャラブルプロセッサSTPエンジンは、DMAの利用により、データ転送時間を隠蔽することでオフロードした複数のタスクを連続して実行できる機能を持つ。このため、複雑なH.264エンコーダのオフローディングも可能であると考えられる。本報告では、STPエンジンにH.264を実装する第一歩としてタスクの一部をオフローディングし、その演算速度の向上と、消費電力の低減を図る。H.264タスクの中のイントラ予測で利用されるsatdの値を求めるSATD8X8関数を実装し、メモリの読み出しや加算のバランスツリー化に関して考慮し、実行時間を最適化した。265MHzで動作するMIPS R3000と比較した結果、で約11倍の性能向上を実現した。 |
| 抄録(英) | A dynamic image compression standard H.264 achieves much more compression ratio than traditional standards, but requires a large computation power which cannot be supported by software on embedded processors. Dynamically reconfigurable processors which provides both flexibility and power efficiency is a candidate of off-loading engine for H.264 coder. However, the practical implementation has rarely reported especially on the encoder which is consisting of complicated task chain. NEC electronics' STP engine provides the 2nd generation dynamically reconfigurable processor core and a sophisticated DMA mechanism which enables to implement complicated tasks. As the first step of implementation of H.264 encoder on STP engine, two time consuming tasks are implemented on STP engine. By using parallel reading from distributed memory and balanced tree, 11 times performance is achieved compared with a popular embedded CPU MIPS R3000 which works 266MHz. |
| キーワード(和) | 動的リコンフィギャラブルプロセッサ / H.264 / オフローディング |
| キーワード(英) | Dynamically Reconfigurable Processor / H.264 / Off-loading |
| 資料番号 | RECONF2009-53 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2009/11/26(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | H.264エンコーダのコア関数のSTPエンジンへの実装(アプリケーションとシミュレーション,デザインガイア2009 VLSI設計の新しい大地) |
| サブタイトル（和） | |
| タイトル（英） | Implementation of core functions of a H264 encoder on STP-engine |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的リコンフィギャラブルプロセッサ / Dynamically Reconfigurable Processor |
| キーワード(2)（和/英） | H.264 / H.264 |
| キーワード(3)（和/英） | オフローディング / Off-loading |
| 第 1 著者 氏名（和/英） | 高松 慶洋 / Yoshihiro TAKAMATSU |
| 第 1 著者 所属（和/英） | 慶応義塾大学理工学部 Faculty of Science and Technology, Keio University |
| 第 2 著者 氏名（和/英） | 天野 英晴 / Hideharu AMANO |
| 第 2 著者 所属（和/英） | 慶応義塾大学理工学部 Faculty of Science and Technology, Keio University |
| 第 3 著者 氏名（和/英） | 戸井 崇雄 / Takao TOI |
| 第 3 著者 所属（和/英） | 慶応義塾大学理工学部 Faculty of Science and Technology, Keio University |
| 発表年月日 | 2009-12-04 |
| 資料番号 | RECONF2009-53 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 320 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |