| 講演名 | 2010-06-11 インペインティングに基づく実時間デインタレース処理のハードウェアアーキテクチャ(スマートパーソナルシステム,一般) 前野 達生, 筒井 弘, 尾上 孝雄, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では,1080i60の動画像に対してリアルタイム処理が可能な,インペインティングに基づくデインタレース処理のハードウェアアーキテクチャを提案する.テレビ放送映像形式やDVDの記録形式として採用されているインタレース動画像は,液晶ディスプレイなどにおいてプログレッシブ方式で表示する際に,デインタレースと呼ばれる処理によりプログレッシブ形式に変換する必要がある.この処理を液晶ディスプレイなどに組み込む際には,リアルタイム処理できることが必須となる.デインタレース処理の手法は様々なものがあるが,インペインティングに基づく手法は,デインタレース処理における補間を最短路検索により最適化することにより,従来の動き補償を用いた手法とは異なり,動き検出を必要としない.そのため提案アーキテクチャは,動き補償を用いたデインタレース処理のハードウェア実装に比べて,メモリ容量の削減が期待できる.提案アーキテクチャはその内部の並列度により出力画質と回路規模が変化する.本稿ではこの並列度についての評価も行った.この評価に基づき,画質劣化を抑えつつ回路規模がなるべく小さくなる構成をとった場合,提案アーキテクチャの回路規模は942,998ゲート,必要となるメモリ容量は399Kbitであった. |
| 抄録(英) | In this paper, we propose a novel hardware architecture for inpainting-based deinterlacing method, which can convert 1080i60 video data to 1080p60 in real-time. Interlaced video sequences are widely used for digital terrestrial television and camcorders. However, they cannot be displayed directly on LCDs, which display video sequences by progressive scanning. Therefore, it is necessary to convert video sequences from interlaced format to progressive format. Recently proposed inpainting-based deinterlacing uses cost optimization to interpolate missing lines, which can be solved likely shortest path problem. Since this method does not require motion estimation, it is expected that implementations of this method require smaller amount of memory bits compared to methods based on motion compensation. In this paper, the number of processing elements in our architecture, which affects both converted video quality and hardware cost, is evaluated. When the number of processing elements which gives best video quality with reasonable hardware cost is used, the gate count of the proposed architecture is 942,998, and required memory size is 399 Kbit. |
| キーワード(和) | デインタレース / IP変換 / リアルタイム処理 / インペインティング |
| キーワード(英) | Deinterlace / IP conversion / Real-time processing / Inpainting |
| 資料番号 | SIS2010-16 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SIS |
|---|---|
| 開催期間 | 2010/6/3(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Smart Info-Media Systems (SIS) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | インペインティングに基づく実時間デインタレース処理のハードウェアアーキテクチャ(スマートパーソナルシステム,一般) |
| サブタイトル（和） | |
| タイトル（英） | Hardware Implementation of Real-time Deinterlacing based on Inpainting |
| サブタイトル（和） | |
| キーワード(1)（和/英） | デインタレース / Deinterlace |
| キーワード(2)（和/英） | IP変換 / IP conversion |
| キーワード(3)（和/英） | リアルタイム処理 / Real-time processing |
| キーワード(4)（和/英） | インペインティング / Inpainting |
| 第 1 著者 氏名（和/英） | 前野 達生 / Tatsuo MAENO |
| 第 1 著者 所属（和/英） | 大阪大学大学院情報科学研究科情報システム工学専攻 Dept. of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University |
| 第 2 著者 氏名（和/英） | 筒井 弘 / Hiroshi TSUTSUI |
| 第 2 著者 所属（和/英） | 京都大学大学院情報学研究科通信情報システム専攻 Dept. of Communications and Computer Engineering, Graduate School of Informatics, Kyoto University |
| 第 3 著者 氏名（和/英） | 尾上 孝雄 / Takao ONOYE |
| 第 3 著者 所属（和/英） | 大阪大学大学院情報科学研究科情報システム工学専攻 Dept. of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University |
| 発表年月日 | 2010-06-11 |
| 資料番号 | SIS2010-16 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 74 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |