| 講演名 | 2010-06-21 セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般) 藤原 克哉, 藤原 秀雄, 玉本 英夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | セキュリティとテスタビリティは相反する性質であるが,それらを両立させることは重要である.セキュア(安全)でテスタブル(テスト容易)な回路設計が望まれている.筆者らは先に,シフトレジスタ等価回路を利用した安全でかつテスト容易なスキャン設計法を提案し^<[11]>,いくつかの線形回路構造を対象にシフトレジスタ等価回路族の濃度を明らかにした^<[12-13]>.本稿では,組合せ回路側からのスキャンベース攻撃を考察するために,シフトレジスタ等価回路から成る拡張スキャン回路モデルを導入し,微分動作攻撃を防御する方法として,ダミーフリップフロップを利用したシフトレジスタ等価スキャン回路を提案する.それらのセキュリティレベルを明らかにするために,シフトレジスタ等価メキャン回路に対して微分動作同値関係を導入し,いくつかの線形回路構造を対象にそれらの同値類の個数や濃度を考察する. |
| 抄録(英) | It is important to find an efficient design-for-testability methodology that satisfies both security and testability though there exists an inherent contradiction between security and testability for digital circuits. The authors reported a secure and testable scan design approach by using extended shift registers that are functionally equivalent but not structurally equivalent to shift registers [11], and clarified each cardinality of several classes of shift register equivalents (SR-equivalents) as well as the whole class of SR-equivalents [12,13]. A new concept of differential behavior equivalent relation for extended shift registers is introduced in this paper. The structures of equivalent classes for several types of extended scan circuits are analyzed and their numbers of equivalent classes and their cardinalities are derived. |
| キーワード(和) | テスト容易化設計 / セキュアスキャン / シフトレジスタ等価回路 / 微分動作 / 同類値 |
| キーワード(英) | Design for Testability / Secure Scan / Shift Register Equivalent / Differential Behavior / Equivalent Class |
| 資料番号 | CAS2010-6,VLD2010-16,SIP2010-27,CST2010-6 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2010/6/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Differential Behavior Equivalent Classes of Shift Register Equivalents for Secure Scan Design |
| サブタイトル（和） | |
| キーワード(1)（和/英） | テスト容易化設計 / Design for Testability |
| キーワード(2)（和/英） | セキュアスキャン / Secure Scan |
| キーワード(3)（和/英） | シフトレジスタ等価回路 / Shift Register Equivalent |
| キーワード(4)（和/英） | 微分動作 / Differential Behavior |
| キーワード(5)（和/英） | 同類値 / Equivalent Class |
| 第 1 著者 氏名（和/英） | 藤原 克哉 / Katsuya FUJIWARA |
| 第 1 著者 所属（和/英） | 秋田大学工学資源学部情報工学科 Department of Computer Science and Engineering, Akita University |
| 第 2 著者 氏名（和/英） | 藤原 秀雄 / Hideo FUJIWARA |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 玉本 英夫 / Hideo TAMAMOTO |
| 第 3 著者 所属（和/英） | 秋田大学工学資源学部情報工学科 Department of Computer Science and Engineering, Akita University |
| 発表年月日 | 2010-06-21 |
| 資料番号 | CAS2010-6,VLD2010-16,SIP2010-27,CST2010-6 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 87 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |