| 講演名 | 2010-06-22 作製後の電子局在注入による非対称パスゲートトランジスタ及びしきい値電圧ばらつき自己修復機能を有する6トランジスタ型SRAMとその読み出し安定性の向上(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術) 宮地 幸祐, 田中丸 周平, 本田 健太郎, 宮野 信治, 竹内 健, |
||
|---|---|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
||
| 抄録(和) | 本論文ではSRAMセルの安定性を自己修復するように一方のパスゲートトランジスタのゲート絶縁膜中に局所的に電子を注入することでSRAMの読み出しの安定性を70%向上させる手法を提案する.本提案手法は電子注入を多数のセルにおいて同時に行うことが可能である.また,電子はパスゲートトランジスタの記憶保持ノート側の接合端付近の絶縁膜中に局所的に注入されるため,しきい値電圧が読み出し時と書き込み時に非対称なパスゲートトランジスタになっており,書き込み特性の劣化なくスタティックノイズマージンを24%向上することができる.本手法はチップ作製後に電子注入を行うためプロセスの追加やセル面積の増加がない. | ||
| 抄録(英) | A V_ | mismatch self-repair scheme in 6T-SRAM with asymmetric PG transistor by post-process local electron injection is proposed. The asymmetric V_ | shift is doubled from the conventional scheme without process and area penalty. Measurement results show 24% increase in SNM without write degradation by the asymmetric PG transistor. 70% read margin enhancement is achieved by the proposed scheme. |
| キーワード(和) | SRAM / V_ | ばらつき / 非対称パスゲートトランジスタ / 読み出し安定性 / 自己修復 / ゼロプロセスコスト / デバイス作製後 / 電子局注入 | |
| キーワード(英) | SRAM / V_ | variation / asymmetric pass gate transistor / read margin / self-repair / zero-cost / post-process / local electron injection | |
| 資料番号 | SDM2010-44 | ||
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2010/6/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |||
| 申込み研究会 | Silicon Device and Materials (SDM) | ||
|---|---|---|---|
| 本文の言語 | JPN | ||
| タイトル（和） | 作製後の電子局在注入による非対称パスゲートトランジスタ及びしきい値電圧ばらつき自己修復機能を有する6トランジスタ型SRAMとその読み出し安定性の向上(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術) | ||
| サブタイトル（和） | |||
| タイトル（英） | 70% Read Margin Enhancement by V_ | Mismatch Self-Repair in 6T-SRAM with Asymmetric Pass Gate Transistor by Zero Additional Cost, Post-Process, Local Electron Injection | |
| サブタイトル（和） | |||
| キーワード(1)（和/英） | SRAM / SRAM | ||
| キーワード(2)（和/英） | V_ | ばらつき / V_ | variation |
| キーワード(3)（和/英） | 非対称パスゲートトランジスタ / asymmetric pass gate transistor | ||
| キーワード(4)（和/英） | 読み出し安定性 / read margin | ||
| キーワード(5)（和/英） | 自己修復 / self-repair | ||
| キーワード(6)（和/英） | ゼロプロセスコスト / zero-cost | ||
| キーワード(7)（和/英） | デバイス作製後 / post-process | ||
| キーワード(8)（和/英） | 電子局注入 / local electron injection | ||
| 第 1 著者 氏名（和/英） | 宮地 幸祐 / Kousuke MIYAJI | ||
| 第 1 著者 所属（和/英） | 東京大学生産技術研究所 Institute of Industrial Science, University of Tokyo |
||
| 第 2 著者 氏名（和/英） | 田中丸 周平 / Shuhei TANAKAMARU | ||
| 第 2 著者 所属（和/英） | 東京大学電気系工学専攻 Faculty of of Engineering, University of Tokyo |
||
| 第 3 著者 氏名（和/英） | 本田 健太郎 / Kentaro HONDA | ||
| 第 3 著者 所属（和/英） | 東京大学電気系工学専攻 Faculty of of Engineering, University of Tokyo |
||
| 第 4 著者 氏名（和/英） | 宮野 信治 / Shinji MIYANO | ||
| 第 4 著者 所属（和/英） | 半導体理工学研究センター Semiconductor Technology Academic Research Center (STARC) |
||
| 第 5 著者 氏名（和/英） | 竹内 健 / Ken TAKEUCHI | ||
| 第 5 著者 所属（和/英） | 東京大学電気系工学専攻 Faculty of of Engineering, University of Tokyo |
||
| 発表年月日 | 2010-06-22 | ||
| 資料番号 | SDM2010-44 | ||
| 巻番号（vol） | vol.110 | ||
| 号番号（no） | 90 | ||
| ページ範囲 | pp.- | ||
| ページ数 | 5 | ||
| 発行日 | |||