| 講演名 | 2009-09-25 負論理回路実装による光再構成の高速化手法(動的再構成システム,物理設計及び一般) 森脇 烈, 渡邊 実, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々は現在,レーザアレイ,ホログラムメモリ,ゲートアレイVLSIから構成され,光により高速動的再構成が可能な光再構成型ゲートアレイを研究開発している.本稿では,負論理実装により,コンテキスト情報の照射ビット数が削減でき,その結果,光再構成が高速化できることを試験的に示す. |
| 抄録(英) | Up to now, as one of multi-context devices, an optically reconfigurable gate array (ORGA) has been developed to achieve a high-speed reconfiguration. This paper proposes a negative logic implementation method that optical configurations can be accelerated without any ORGA architecture modification and any increase of laser power. |
| キーワード(和) | FPGA / 光再構成型ゲートアレイ / 負論理 / 光再構成 |
| キーワード(英) | FPGAs / Optically Reconfigurable Gate Arrays (ORGAs) / Negative Logic / Optical reconfiguration |
| 資料番号 | VLD2009-41 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2009/9/17(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 負論理回路実装による光再構成の高速化手法(動的再構成システム,物理設計及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A configuration speed acceleration method using negative logic implementation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGAs |
| キーワード(2)（和/英） | 光再構成型ゲートアレイ / Optically Reconfigurable Gate Arrays (ORGAs) |
| キーワード(3)（和/英） | 負論理 / Negative Logic |
| キーワード(4)（和/英） | 光再構成 / Optical reconfiguration |
| 第 1 著者 氏名（和/英） | 森脇 烈 / Retsu MORIWAKI |
| 第 1 著者 所属（和/英） | 静岡大学工学部 Faculty of Engineering, Shizuoka University |
| 第 2 著者 氏名（和/英） | 渡邊 実 / Minoru WATANABE |
| 第 2 著者 所属（和/英） | 静岡大学工学部 Faculty of Engineering, Shizuoka University |
| 発表年月日 | 2009-09-25 |
| 資料番号 | VLD2009-41 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 201 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |