講演名 2009-09-24
順序回路のソフトエラー率解析手法の非明示的列挙による高速化について(システム・論理設計技術,物理設計及び一般)
松永 裕介, 赤峰 悠介,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 中性子線などの影響で論理回路中の論理値に一時的な誤りが発生することをソフトエラーと呼ぶ.順序回路中において論理素子やフリップフロップで発生したソフトエラーが外部出力まで伝搬する確率を計算するためには順序回路が実現している有限状態機械を解析する必要があり,単純な方法では多くの計算量を必要とする.本稿では順序回路の等価性検証で用いられる,2分決定グラフを用いた非明示的列挙手法を応用して高速に順序回路のソフトエラー耐性を評価する手法について述べる.
抄録(英) Soft-error is a phenomena that the output value of a logic gate flips transiently because of neutron particle strike, etc. Exactly evaluating the soft-error rate for sequential circuits requires analysis of finite state machine corresponding to the given circuit, which is known to be inefficient if using a naive method. This paper proposes an efficient algorithm to analyze propagation effect caused by soft-errors, which utilizes binary decision diagrams for implicitly enumeration.
キーワード(和) ソフトエラー / 順序回路 / 有限状態機械 / 2分決定グラフ / 非明示的列挙手法
キーワード(英) soft error / sequential circuit / finite state machine / binary decision diagram / implicit enumeration method
資料番号 VLD2009-34
発行日

研究会情報
研究会 VLD
開催期間 2009/9/17(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) 順序回路のソフトエラー率解析手法の非明示的列挙による高速化について(システム・論理設計技術,物理設計及び一般)
サブタイトル(和)
タイトル(英) On accelleration of SER analysis for sequential circuits using implicit enumeration
サブタイトル(和)
キーワード(1)(和/英) ソフトエラー / soft error
キーワード(2)(和/英) 順序回路 / sequential circuit
キーワード(3)(和/英) 有限状態機械 / finite state machine
キーワード(4)(和/英) 2分決定グラフ / binary decision diagram
キーワード(5)(和/英) 非明示的列挙手法 / implicit enumeration method
第 1 著者 氏名(和/英) 松永 裕介 / Yusuke MATSUNAGA
第 1 著者 所属(和/英) 九州大学大学院システム情報科学研究院
Faculty of Information Science and Electorical Engineering, Kyushu University
第 2 著者 氏名(和/英) 赤峰 悠介 / Yusuke AKAMINE
第 2 著者 所属(和/英) 九州大学大学院システム情報科学府
Graduate School of Information Science and Electorical Engineering, Kyushu University
発表年月日 2009-09-24
資料番号 VLD2009-34
巻番号(vol) vol.109
号番号(no) 201
ページ範囲 pp.-
ページ数 6
発行日