講演名 2009-09-24
1層複線配線問題における幹配線を生成するための壁生成法(物理設計技術,物理設計及び一般)
小平 行秀, 高橋 篤司,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 配線領域に障害物を含む1層複線指定長配線問題に対して,全てのネットの端子が配線領域の外周上に配置され,かつ全てのネットの接続が実現できるとき,各ネットの配線長が指定長に近い幹配線を生成するCAFE routerが提案されている.CAFE routerは高い精度で各ネットの指定長を達成できるが,一般に1層複線指定長配線問題においてネットの端子が配線領域の外周上に配置されるとは限らないため,1層複線指定長配線問題に対してCAFE routerを適用できないことが多く,CAFE routerを適用するためには,与えられた問題をCAFE routerが適用できるよう変換しなければならない.そこで本稿では,端子が必ずしも配線領域の外周に配置されていないためCAFE routerをそのままでは適用できないが,全てのネットを接続する配線が与えられた場合に,配線領域内に配線が通過できない壁を挿入し,配線領域の構造を変化させることで,CAFE routerが適用できる1層複線指定長配線問題に変換する壁生成手法を提案する.提案手法では,与えられた配線を参考に壁を挿入することで,全てのネットの配線の実現性を保証するとともに,できる限り少ない壁の挿入量でCAFE routerが適用できる問題に変換する.
抄録(英) In this paper, we propose a wall generation for trunk routing of multiple nets on single layer. An existing routing method CAFE router extends the route of each net from a pin to the other pin greedily so that wire length of the net approaches its target wire length holding the connectivity of all nets in the routing area. CAFE router guarantees that the connectivity of every net is held for an instance which satisfies the trunk routing topology condition. Our proposed method generates walls for an instance so that the instance with generated walls satisfies the trunk routing topology condition when the feasible routes are given.
キーワード(和) プリント基板 / 指定長配線 / 幹配線 / 壁生成
キーワード(英) printed circuit board / length matching routing / trunk routing / wall generation
資料番号 VLD2009-31
発行日

研究会情報
研究会 VLD
開催期間 2009/9/17(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) 1層複線配線問題における幹配線を生成するための壁生成法(物理設計技術,物理設計及び一般)
サブタイトル(和)
タイトル(英) A Wall Generation for Trunk Routing of Multiple Nets on Single Layer
サブタイトル(和)
キーワード(1)(和/英) プリント基板 / printed circuit board
キーワード(2)(和/英) 指定長配線 / length matching routing
キーワード(3)(和/英) 幹配線 / trunk routing
キーワード(4)(和/英) 壁生成 / wall generation
第 1 著者 氏名(和/英) 小平 行秀 / Yukihide KOHIRA
第 1 著者 所属(和/英) 会津大学コンピュータ理工学部
School of Computer Science and Engineering, the University of Aizu
第 2 著者 氏名(和/英) 高橋 篤司 / Atsushi TAKAHASHI
第 2 著者 所属(和/英) 大阪大学大学院工学研究科電気電子情報工学専攻
Division of Electrical, Electronic and Information Engineering, Osaka University
発表年月日 2009-09-24
資料番号 VLD2009-31
巻番号(vol) vol.109
号番号(no) 201
ページ範囲 pp.-
ページ数 6
発行日