| 講演名 | 2009-06-26 Multilevel dual-channel NAND flash memories with high read and program verifying speeds utilizing asymmetrically-doped channel regions , |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | The multilevel dual-channel (MLDC) not-AND (NAND) flash memories cell structures with asymmetrically-doped channel regions between the source and the drain were proposed to enhance read and program verifying speeds. The channel structure of the MLDC flash memories consisted of two different doping channel regions. The technical computer aided design simulation results showed that the designed MLDC NAND flash cell with asymmetrically-doped channel regions provided the high-speed multilevel reading with a wider current sensing margin and the high-speed program verifying due to the sensing of the discrete current levels. The proposed unique MLDC NAND flash memory device can be used to increase read and program verifying speed. |
| キーワード(和) | |
| キーワード(英) | NAND flash memory / multilevel dual-channel / high-speed multilevel reading / current sensing / high-speed program verifying |
| 資料番号 | ED2009-100,SDM2009-95 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2009/6/17(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Multilevel dual-channel NAND flash memories with high read and program verifying speeds utilizing asymmetrically-doped channel regions |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / NAND flash memory |
| 第 1 著者 氏名（和/英） | / J. W. Lee |
| 第 1 著者 所属（和/英） | Division of Electronics and Computer Engineering, Hanyang University |
| 発表年月日 | 2009-06-26 |
| 資料番号 | ED2009-100,SDM2009-95 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 98 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |